共查询到20条相似文献,搜索用时 31 毫秒
1.
《今日电子》2002,(8)
集成电路32位混合信号DSP实现单片嵌入式控制 TMS320F2810 DSP与TMS320F2812 DSP将高性能数字信号处理器与高精度模拟及闪存组合在一起。新型混合信号32位DSP可提供1.5MIPS、单周期32×32位MAC功能、0.25MB的片上闪存,以及片上12位ADC。这些器件均基于C/C++高效32位TMS320C28x DSP核心,并由虚拟浮点数学函数库来提供支持,该函数库可显著简化多应用开发。 F2810与F2812 DSP将DSP的应用从传统的电机控制拓展到了电源及光网络等新兴市场。通过采用CodeComposer Studio Host具及DSP/BIOS实时内核,TI eXpressDSP软件及开发工具可支持F2810与F2812 DSP,从而进一步加快了开发进程。 Texas Instruments http://www.dspvillage.ti.com/f2810pr 相似文献
2.
3.
4.
软件无线电中FM调制解调算法的DSP实现 总被引:1,自引:0,他引:1
介绍了FM调制解调的数字化实现方法 ,给出了基于DSP芯片TMS32 0C32DSP实现的FM调制解调算法功能模块及其主要源代码。该功能模块已应用于超短波FM电台上 相似文献
5.
闪烁存储器Am29F016及其与DSP的接口 总被引:1,自引:0,他引:1
文章介绍了一种闪烁存储器Am2 9F0 16的功能特点、工作状态及其与DSP的接口 ,并且详细叙述了在TMS32 0C32DSP仿真环境下将用户程序写入该闪烁存储器的编程方法。 相似文献
6.
文章在简要介绍了AD1376芯片的功能特点及TMS320C32 DSP(数字信号处理器)的结构特点的基础上,重点介绍了AD1376模数转换器与TMS320C32 DSP的硬件接口电路和软件设计方法. 相似文献
7.
8.
9.
10.
本文基于TI公司的浮点运算DSP芯片TMS320C32,介绍了DSP芯片及其与PC机串行数据通信的特点,分别给出了DSP与PC机数据通信系统的上下位机开发方法,且阐述了采用Windows多线程技术开发的上位机软件的基本结构和以Am85c30通信芯片为核心的下位机通信适配器硬件设计,并以自行开发的基于DSP的电动机智能保护系统中TMS320C32与PC机的串行数据通信部分开发为例,详细介绍了系统的结构及几大功能的实现。 相似文献
11.
12.
文章通过对32位定点DSP的体系结构及其设计方法的研究,重点阐述了32位定点DSP中CPU包括ALU、MPY、ARAU、流水线、指令系统和总线接口等关键逻辑部件工作原理,对各个逻辑部件的设计思路和实现方法进行了分析描述。采用基于标准单元正向设计方法,设计了一款32位指令集的定点DSP电路,该电路采用哈佛总线结构,可以在单周期内实现16×16位有符号整数乘法、32位累加和32位数据的算术逻辑运算,处理精度高。该电路采用0.5μm 1P3M CMOS工艺流片,集成度7万门,工作频率可达36 MHz,动态功耗594 mW。 相似文献
13.
14.
ADSLModem是ADSL系统的关键配置 ,而DSP又是ADSLModem的核心。探讨最新DSP技术在ADSLModem上的应用对它的性能改善有很大帮助。文章提出了用DSP芯片TMS32 0C62 0 1实现这一技术的基本思想并给出了一种具体的实现方案。 相似文献
15.
16.
本文介绍了在TMS320C32 DSP系统中通过对FLASH的在线系统编程来实现DSP的BOOTLOADER的一个方案,给出了一个简单的测试用实例及相应的源代码. 相似文献
17.
Chen Xiaoyi Yao Qingdong Liu Peng 《电子科学学刊(英文版)》2005,22(6):640-649
This paper presents a design method of ByPassing Unit(BPU) in 32-bit Digital Signal Processor(DSP)-MD32. MD32 is realized in 0.18 μm technology, 1.8V and 200 MHz working clock. It focuses on the Reduced Instruction Set Computer(RISC) architecture and DSP computation capability thoroughly, extends DSP with various addressing modes in a customized DSP pipeline stage architecture. The paper also discusses the architecture and circuit design of bypassing logic to fit MD32 architecture. The parallel execution of BPU with instruction decode in architecture level is applied to reduce time delay. The optimization of circuit that serial select with priority is analyzed in detail, and the result shows that about half of time delay is reduced after this optimization. Examples show that BPU is useful for improving the DSP's performance. The forwarding logic in MD32 realizes 8 data channels feedback and meets the working clock limit. 相似文献
18.
基于DSP的线阵CCD测量系统 总被引:2,自引:0,他引:2
文章介绍了一种基于DSP技术的线阵CCD测量系统。在讲述了CCD光采集和ADC的工作原理之后 ,结合DMA技术 ,以TMS32 0VC5 410为例 ,介绍了DSP存储器双缓冲区工作原理及其在线性CCD测量系统中的应用。最后对DSP与主机间的通信进行了陈述 相似文献
19.
20.
DSP内核授权厂商CEVA公司近日宣布推出第三代DSP架构——CEWA-TeakLite-Ⅲ。该32位DSP内核主要面向3G手机、高清(HD)音频、互联网语音(VoIP)和便携式音频设备等应用。 相似文献