基于OR1200的批处理协处理器设计

基于开源OpenRISC软核处理器OR1200,以其自主设计的指令集作为基础.通过增改处理器内核内部设计,设定了一个新建指令l.cp.OR1200通过指令l.cp完成对协处理器的调用,将操作数和执行码发送至协处理器,暂停CPU的指令流水线.协处理器自行完成对向量数据的批处理后,停止对总线的占用,并使OR1200的处理器内核恢复正常的指令处理流程.协处理器设定的功能为完成单边选大恒虚警检测算法.仿真结果验证了设计的正确性.     

开放性32位RISC处理器IP核的比较与分析

比较和分析了LEON2,OpenRISC1200,NiosⅡ等3种开放性RISC处理器IP核的结构特点,然后分别以三种处理器为核心在FPGA平台上构建了一个评测系统,采用Dhrystone2．1基准测试程序评测了它们的性能。最后在0．18μm的CMOS工艺下进行了综合,给出了它们在ASIC平台下面积和频率的比较。     

基于OpenRISC1200的语音识别SoC设计

介绍了一种基于OpenRISC1200嵌入式微处理器内核的语音识别片上系统(SoC)的设计方法,以及OpenRISC1200内核和WISHBONE片上总线及其特点,最后利用现场可编程门阵列(FPGA)验证了该语音识别SoC设计的可行性.     

基于FPGA的微体系结构验证平台

构建了一种针对不同微体系结构的功能验证硬件平台,该平台以FPGA芯片为核心;同时设计了与该平台相适应的微体系结构性能分析软件并介绍了该软件的具体功能;研究了开源软核处理器OpenRISC的微体系结构,将该软核处理器移植到现有开发板上并在开发板上对其进行了评测,从而验证了该微体系结构验证平台的基本功能。     

基于OpenRISC1200的H.264视频解码器片上系统设计

新一代的压缩标准H.264以其高压缩率与高图像质量而备受青睐,将H.264集成于SoC(片上系统Sys-tern on chip)已成为必然的发展趋势.基于开源免费的32位OpenRISC1200 CPU,设计了H.264解码器SoC系统,系统以OpenRISC1200为核心控制模块,其他所有外围模块包括H.264解码...     

高性能16位徽处理器IP软核设计

在对标准Intel 8086微处理器进行分析的基础上,本文介绍了一种与其指令集兼容、性能大幅提高的可重用16位微处理器IP软核的设计.从处理器体系结构的划分,到指令集的设计以及处理器内部各单元的设计,进行了比较详尽的阐述,并对该设计进行了软件仿真和硬件验证.该处理器采用缩短指令执行时钟周期、增加指令预取队列、改进总线接口时序和减少有效地址计算时间等系统架构的优化,使性能得到大幅度的提高;通过扩展指令集实现与标准8086、8088、80186和80188系列微处理器完全软件兼容.     

高性能16位微处理器IP软核设计

在对标准Intel8086微处理器进行分析的基础上,本文介绍了一种与其指令集兼容、性能大幅提高的可重用16位微处理器IP软核的设计。从处理器体系结构的划分,到指令集的设计以及处理器内部各单元的设计,进行了比较详尽的阐述,并对该设计进行了软件仿真和硬件验证。该处理器采用缩短指令执行时钟周期、增加指令预取队列、改进总线接口时序和减少有效地址计算时间等系统架构的优化,使性能得到大幅度的提高;通过扩展指令集实现与标准8086、8088、80186和80188系列微处理器完全软件兼容。     

一种可用在基于平台SoC设计中的处理器核OR1200

介绍了片上系统(SoC)的概念以及基于平台的SoC设计方法,分析了一种可适用于基于平台SoC设计方法的32位RISC处理器OR1200的内核.与8051,ARM构架处理器系列、Leon2处理器核比较,OR1200具有通用性强、设计成本低的特点以及优秀的内核可再优化的能力.最后分析和给出了基于OR1200的2个SoC应用设计方案,并提出了一个用于H.264标准的图像压缩内核优化方案.     

一种高效的指令缓存单元架构及其性能分析

为了提高高速DSP或通用处理器的程序执行速度,描述了一种指令缓存单元的有效架构,特别是实现细节和性能分析.因所提出的指令缓存单元是为一种高性能VLIW结构的DSP核而设计,使用了并行的标签比较逻辑和寄存器堆的结构,芯片面积、关键路径延迟、功耗都大大减小.该指令缓存单元使用高层次的RTL(使用Verilog)编码,并由Synopsys的Design Compiler综合,使用不同的StarCoreTM基准程序测试比较,并进行性能分析.比较结果表明,所提出的结构是有效的,适合用于任何高速的处理器核.     

32位RISC微处理器设计

介绍了一种与Motorola-Mcore兼容的32位RISC结构微处理器核的设计。从该处理器的整体结构的划分,到处理器内部各单元的设计,进行了比较详尽的阐述,最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证。