基于CPCI的动态可重构数据采集系统

本文基于CPCI和SOPC技术,提出了动态可重构数据采集系统的设计思想,详细描述了系统可重构软硬件的实现,开发了基于CPCI的动态可重构采集系统,指出了动态可重构采集系统的应用前景.     

基于FPGA 的局部动态可重构技术研究

可重构技术作为嵌入式系统中软硬件结合的设计方法,在可靠性、系统高集成度方面有很大优势。现场可编辑门 阵列(Field Programmable Gate Array,FPGA)不仅可以满足这些客观需求,还加强了系统的自适应性,降低了开发成本。 文章介绍了动态局部重构的实现方法,并在早期获取部分可重构(Early Access Partial Reconfiguration,EAPR)方法的基础 上加以改进。之后使用 Xilinx 生产的 Virtex-ML403 开发板实现整个设计,验证该方法的有效性,保证系统的稳定,在实 际应用的实现中有利于对资源有效的管理和合理的利用。     

基于CVI的多通道数据采集系统

基于计算机技术及虚拟仪器平台LabWindows/CVI开发了多通道实时数据采集系统.系统采用ACL-8112PG数据采集卡作为数据采集硬件,与单通道数据采集相比,多通道数据采集需要解决采样速度、各通道数据分离及数据分通道显示等问题.本文介绍了该多通道数据采集系统的结构、软件实现、数据的存储及历史数据浏览.该系统在实际使用过程中取得了良好的效果.     

基于EAPR流程的动态局部可重构实现

介绍实现动态局部可重构的方法,以EAPR流程为例,阐述通过时/空复用技术实现动态局部自动重构的基本过程。在此基础上,使用芯片内嵌的硬核处理器Power PC405来调度和管理芯片上其他可编程逻辑资源的自重构过程。在Virtex II Pro开发板上进行验证,结果表明,使用较小容量的FPGA硬件资源,可完成超过其容量规模的系统设计。     

低电压多通道数据采集系统

低电压多通道数据采集系统（北京英斯泰克电气工程公司供稿）一、３Ｖ系统及其使用多年来，对于模拟、数据和接口电路它们的动作都需要使用单电源电压，通常使用＋５Ｖ，从ＡＤ公司和其它公司能得到这些需要的许多产品，更近代的，虽然在器件方面有重要的增长，在电池电源...     

基于FPGA的动态可重构体系结构研究

提出了一种基于FPGA的动态可重构系统的设计方案。该系统以协处理器的形式与LEON2通用处理器构成主/协处理器结构，并通过寄存器与网络来保存和传递数据流和配置流，实现了二者的优势互补。以具体实验对该方案进行了验证。     

局部动态可重构FPGA的备份与恢复技术

对于FPGA在数字化设计应用中智能化、动态灵活的新需求,以局部动态可重构为基础,将逻辑功能抽象为类似软件进程的硬件进程,结合实时任务RT-Linux内核实现硬件进程调度,通过FPGA局部功能备份与恢复技术实现在操作系统层对FPGA片上逻辑功能进行实时中间状态备份、功能中断重载切换及原始功能中继运行恢复。在FPGA上实现多任务并行可切换调用,并验证硬件功能线程调度及硬件进程的备份、切换、恢复功能,为FPGA在适应智能、高效、高动态、高可塑性的前沿数字系统设计提供新思路和实用参考。     

基于可重构的高速并行数据采集系统的设计与实现

本文介绍了一种基于可重构技术的高速并行数据采集系统的设计方案及实现方法。系统每个采集通道由一组A/D和双端RAM组成,多个采集通道模块组成多通道全并行采集系统;采用Altera公司的现场可编程门阵列(FPGA)EP1C6-8和软核CPU为数据处理与控制核心,异步双端RAM为数据缓冲区,USB控制器为CY7C68013。采集系统使数据采集、数据处理、数据传输并行执行,同时系统具有较强的容错能力。本文描述了设计方案的硬件和软件实现,实验表明系统具有高速、实时、能耗低、容错强等特点。     

基于CPLD技术的多通道编码器数据采集系统

本文提出了采用Xilinx公司生产的CPLD来对多通道旋转编码器进行数据采集的方法，着重介绍了系统的软硬件设计和驱动程序开发，以及实际应用情况，得出了用CPLD技术为多通道编码器进行数据采集这样一种切实可行的方法。     

一种动态可重构IP系统设计研究

针对通用逻辑开发和可继承性设计提出一种动态可重构IP系统的设计方案,它主要依靠下载bits流文件改变FPGA的配置存储器来实现重构,其配置时间只与预设的IP模块大小有关,与IP的结构无关而且可以利用相关的辅助设计工具.本文介绍了该系统设计实现的流程及关键技术,并以具体实验给以验证.     

基于级联模式的多通道数据采集系统设计

针对多通道多种类混合信号采样的需求,文中提出了一种基于级联模式的数据采集系统.该系统以FPGA作为核心控制单元,以级联方式链接信号调理卡与主控制卡,实现了多路混合信号的并行采集.该模式降低了采集系统的复杂性,最大程度地保证了系统的通用性与灵活性,具有很高的应用价值.     

基于FPGA的高速多路视频数据采集系统

针对同时处理高速多路视频数据的需求,以NiosII软核CPU为核心,通过在FPGA上构建可编程片上系统（Sys—ternOnProgrammableChip,SOPC）,利用SOPC系统自定义外设接口,配合DMA技术,完成对A／D转换后的多路视频数据的同时解码采集。视频解码模块采用滑动窗法快速检测定时基准信号。FPGA可重构的特性可以使系统根据实际应用需要在原方案基础上扩展、裁减功能模块,并根据资源情况重构系统,达到资源与效率的最优匹配。     

一种基于FPGA的多通道数据采集系统的性能分析方法

以多路复用选择器作为模拟信号的输入端口,从而实现多路模拟信号的采集,再通过一定的信号滤波处理来确保最有效的模拟信号进入模数转换器中,经过转换,输出的数字量可暂存在FPGA的缓存区中,整个过程都是由FPGA来控制。最后,采用DAC-ADC间联调,比较结果,可以清楚地看到ADC的最终结果在14位。     

FPGA的高速多通道数据采集控制器IP核设计

介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A／D转换器件（ADS8364）,针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中,利用FPGA器件中的硬FIFO控制器辅助设计IP核,利用嵌入式开发工具EDK建立FPGA嵌入式系统,并添加和修改了用户自定义IP核,通过仿真验证了该方法的实效性。     

基于USB的多路数据采集器

提出了一种基于USB的多路数据采集系统的设计方法。该系统利用ARM＋FPGA＋AD7656的系统组合实现16路通道信号同步采样,其中FPGA完成对A／D转换的逻辑控制,使用ARM7处理器对A／D转换数据进行处理,再通过USB接口与计算机进行数据通信。测试结果表明,基于FPGA与ARM的多通道数据采集系统结构简单盛制方便...     

基于USB接口的多通道实时数据采集系统

该文介绍了一种基于USB接口的多通道数据采集系统,详细介绍了系统的硬件实现,并给出了相关的USB设备驱动程序及相应的Win32应用程序的设计。     

多通道混合数据采集系统设计与实现

静爆试验中需要对各测控点上多个前级差分式梳状激光光幕探测器输出的多路模拟数据进行采集,针对前级设备通道数多,时间精度高且数据量大后期难处理的问题;设计了一种具有自治能力的混合数据采集系统,该系统能自动剔除无效数据,将破片过幕时所产生的弹形信号及该弹形信号对应的UTC时刻值组成的混合信号缓冲并传输至上位机。该系统采用FPGA+ARM的架构完成采集缓冲任务,根据上位机配置和阈值自动剔除无效数据,结合GPS驯服温补晶振的手段使本地时钟与UTC时钟保持us级同步,并对采集弹形模拟数据进行UTC时钟打标形成混合数据包,通过USB2.0总线高速模式传至上位机。经实际测试该设计满足静爆试验中对前级探测器输出信号的采集需求,数据量大大减少,UTC时标精度满足后续处理要求并且成本低廉,稳定性高。     

基于FPGA的PXI数据采集系统设计

从自主研发的角度,介绍了一种以PXI总线为接口,采用现场可编程门阵列（FPGA）为逻辑控制单元的数据采集系统;在介绍系统总体设计方案的基础上,详细讨论了采集部分的功能实现、FPGA的控制逻辑以及PXI接口电路的设计．晟后分析了仪器的驱动程序;根据本方案研制的数据采集系统已经成功地应用于实际测试系统中,其性能良好,工作稳定,达到了预期的设计目标。     

基于FPGA的高速多路数据采集系统的设计

本文介绍了一种基于FPGA的高速多路数据采集系统的设计方案,描述了系统的主要组成及FPGA的实现方法.在硬件上FPGA采用ACEXIK100器件.用于实现A/D转换器的控制电路、多路数据转换与存储器等电路.软件上采用MAX+PLUS Ⅱ的LPM参数化模块库和VHDL硬件描述语言实现.A/D转换器采用的是高速及高精度的MAX120器件.