共查询到20条相似文献,搜索用时 15 毫秒
1.
本文研究了用稳态的C_0~(60)对采用热解和干法栅氧化制作的多晶硅栅MOS电容器进行辐照时,栅氧化温度对电容器的辐照诱生平带和阈值电压漂移以及界面态建立的影响。在850℃下生长的热解氧化层,其辐照诱生平带电压漂移和阈值电压漂移可达到最小值。计算了低温热解氧化层MOS电容器的阈值电压和平带电压漂移与总剂量效应辐照时外加栅偏压以及氧化层厚度的依赖关系。我们获得了辐照诱生界面态与总剂量和氧化层厚度两者的关系均为2/3幂指数关系。 相似文献
2.
3.
4.
众所周知,工艺步骤强烈地影响MOS氧化层的辐射容限。本文介绍用离子注入法形成自对准多晶硅栅MOSFET源漏区的效果。抗辐射强度有规律地随n~ 和p~ 离子注入能量及掩蔽的多晶硅层厚度的变化而变化。对固定的多晶硅层厚度,存在一个使器件的性能和抗辐射特性最佳的注入能量,而其它注入能量往往会使抗辐射强度降低。这已为电容实验所证实。在总剂量为3×10~5拉德(Si)的辐射时,用这里介绍的最佳辐射加固工艺制造的n沟道器件阈值电压从-6.1V降到-1.8V。而在1×10~6拉德(Si)的辐射时,P沟道器件的阈值电压降低了4.5V。在1×10~6拉德(Si)的辐射中,8位运算器(ALU)器件仍能很好地工作。 相似文献
5.
MOS器件辐照引入的界面态陷阱性质 总被引:1,自引:0,他引:1
通过分析总剂量辐照产生的界面陷阱的施主和受主性质 ,用半导体器件模拟软件 Medici模拟了NMOS、PMOS器件加电下辐照后的特性。结果表明 ,对于 NMOSFET,费米能级临近导带 (N沟晶体管反型 )时 ,受主型界面态为负电荷 ,施主型界面态陷阱为中性 ,使界面态陷阱将引起的阈值电压漂移 ;而对 PMOSFET,当费米能级临近价带 (P沟晶体管反型 )时 ,施主型界面态陷阱带正电荷 ,受主型界面态陷阱为中性 ,界面态陷阱将引起负的阈值电压漂移。理论模拟的转移特性与测试结果吻合。文中从器件工艺参数出发 ,初步建立了总剂量电离辐照模型 ,该模型对于评估器件总剂量加固水平提供了一种理论方法 相似文献
6.
7.
8.
9.
本实验首先测量了N型、(111)面、掺Te2×10~(15)cm~(-3)InSb晶片的机械损伤层,然后用阳极氧化等方法将其做成MOS结构,测量和分析其高频C-V特性,并采用中心偏压加窄摆幅电压的来回慢扫测得无滞回效应的C-V曲线。最后,用Nakagawa式算出界面态密度为2×10~(12)cm~(-2)eV~(-1)。 相似文献
10.
采用多晶硅栅全耗尽CMOS/SIMOX工艺成功研制出多晶硅栅器件,其中N+栅NMOS管的阈值电压为0.45V,P+栅PMOS管的阈值电压为-0.22V,在1V和5V电源电压下多晶硅栅环振电路的单级门延迟时间分别为1.7ns和350ps,双多晶硅栅SOI技术将是低压集成电路的一种较好选择。 相似文献
11.
12.
通过工艺模拟和实验,在引入多晶硅栅等效电容概念的基础上,建立了MOS器件亚阈特性的修正模型,并讨论了多晶硅杨高于往入杂质类型对器件亚阈特性的影响。采用常规1μmNMOS工艺制备的晶体管使用了两种源漏、多晶硅栅掺杂方案──P、As用于比较,每一硅片上均包含四种几何尺寸不同的NMOS管。测量所得的亚阈特性参数与模拟及修正模型推导结果相一致,进一步证明了模型与实际器件的统一。 相似文献
13.
14.
15.
采用磁控溅射方法,在Si衬底上制备HfTaON高k栅介质,研究了AlON、HfON、TaON不同界面层对MOS器件电特性的影响。结果表明,HfTaON/AlON叠层栅介质结构由于在AlON界面层附近形成一种Hf-Al-O"熵稳定"的亚稳态结构,且AlON具有较高的结晶温度、与Si接触有好的界面特性等,使制备的MOS器件表现出优良的电性能:低的界面态密度、低的栅极漏电、高的可靠性以及高的等效k值(21.2)。此外,N元素的加入可以抑制Hf和Ta的扩散,有效抑制界面态的产生,并使器件具有优良的抵抗高场应力的能力。 相似文献
16.
多晶硅栅光刻前后注F对MOS器件辐射特性的影响 总被引:1,自引:1,他引:0
分析研究了H2+O2合成栅氧化、多晶硅栅光刻前后注F和P的沟和N沟NOSFET,在最劣γ辐照偏置下的阈电压和Ids-Vgs亚阈特性的辐射影响应。结果表明,多晶硅栅光刻前注F比光刻后注F和未注F,具有更强的抑制辐射感生氧化物电荷积累和界面态生长的能力。其辐射敏感性的降低可能归结为SiO2栅介质和Si/SiO2界面附近F的浓度相对较大以及栅场介质中F注入缺陷相对较少所致。 相似文献
17.
18.
19.
在溅射淀积HfO2栅介质之前,采用NO、N2O、O2+CHCCl3(TCE)进行表面预处理。结果表明,预处理能改善界面和近界面特性,减小界面层厚度,尤其是新颖的TCE+少量O2的表面处理工艺,能有效抑制界面层的生长,大大降低界面态密度,减小栅极漏电流。其机理在于TCE分解产生的Cl2和HCl能有效地钝化界面附近Si悬挂键和其它结构缺陷,并能去除离子污染。 相似文献
20.
基于流体动力学能量输运模型,对沟道杂质浓度不同的深亚微米槽栅和平面PMOSFET中施主型界面态引起的器件特性的退化进行了研究.研究结果表明同样浓度的界面态密度在槽栅器件中引起的器件特性的漂移远大于平面器件,且电子施主界面态密度对器件特性的影响远大于空穴界面态.特别是沟道杂质浓度不同,界面态引起的器件特性的退化不同.沟道掺杂浓度提高,同样的界面态密度造成的漏极特性漂移增大. 相似文献