软核嵌入处理器MicroBlaze

MicroBlaze是Xilinx的软核嵌入处理器,使用开发工具ISE/XPS和相关IP-Core,利用FPGA内的通用资源,用户可以参数化地设计CPU、总线、接口等组件,在FPGA内部实现一个完整的高性能处理器,且支持多核处理器,同时可在XPS中完成操作系统配置和应用软件的设计调试。软核嵌入处理器广泛适用于各个领域。文章介绍软核嵌入处理器MicroBlaze及其设计方法。     

基于Nios Ⅱ的网络处理器转发软件设计与实现*

为了进一步提高网络处理器的可编程能力,可采用软核设计网络处理器,如在Ahera FPGA中嵌入多个NiosⅡ软核实现网络处理器。首先介绍了NiosⅡ的结构特点和自定义指令,而后给出了基于NiosⅡ软核处理器的网络处理器转发软件结构,并以IPv4报文转发应用为例阐述了网络处理器转发软件的实现方法。     

基于MicroBlaze软核的液晶驱动程序设计

MicroBlaze嵌入式软核是一个被Xilinx公司优化过的可以嵌入在FPGA中的RISC处理器软核,具有运行速度快、占用资源少、可配置性强等优点;液晶显示器（LCD）具有功耗低、体积小、工作电压低、寿命长、可以显示复杂的文字及图形等优点。本文以信利MPG240128点阵液晶显示模块为例,选择Xilinx公司的Spartan 3E系列FPGA作为控制芯片,介绍嵌入式软处理器MicroBlaze与液晶显示模块的接口和图形显示的编程技术。     

基于 NiosII 的音频信号分析仪设计

文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求     

基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

基于Nios Ⅱ的多生理参数处理系统的设计

以Nios Ⅱ软核处理器为核心的多生理参数系统数据处理平台的搭建,在FPGA中嵌入32位Nios Ⅱ软核系统,用以控制信号的采集、处理、存储与显示等功能。Nios Ⅱ系统设计以Nios Ⅱ软核为核心,将全部的接口电路集成在同一片FPGA上,结构简单,易于修改,具有很高的性价比。     

PicoBlaze软核的仿真与调试

引言PicoBlaze是Xilinx公司为Virtex、Spartan系列FPGA和CoolRunner-Ⅱ系列CPLD设计的8位嵌入式处理器软核。PicoBlaze嵌入式处理器具有高达44~100 MIPS的指令执行速度,并具有效率高、占用资源少等优点,可以方便地嵌入到硬件系统设计中,实现与其他功能模块的无缝     

基于Nios II软核处理器的SD卡接口设计

随着FPGA的低成本化和整合资源的不断增强,FPGA在整个嵌入式市场中的份额在不断增加。基于FPGA的NiosII软核以其高度的设计灵活性和完全可定制性在现今电子产品设计及工业控制中扮演着重要的角色。此外,以SD卡为代表的大容量存储卡成为消费电子类产品最重要的存储媒体。基于NiosII软核处理器来读写SD卡的接口设计在诸多电子系统中的使用也愈来愈多。文中给出了基于NiosII软核处理器的SD卡接口设计方案,并介绍了NiosII的驱动架构,给出SD存储卡在NiosII软核上的驱动程序设计。     

一种远程在线更新FPGA程序的方法

1概述现场可编程门阵列(Field Programmable Gate Array,FPGA)器件具有高密度、低功耗、高速、高可靠性等优点,在航空航天、通信、工业控制等方面得到了大量应用。FPGA的处理器分为软核和硬核,并且软核处理器具有高度的灵活性和可配置性。由于FPGA器件采用的是SRAM工艺,在断电的情况下FPGA内的配置数据将丢失,所以需要非易失的存     

一种FPGA的嵌入式可重构机器人控制系统

提出一种基于FPGA的可重构嵌入式微处理器控制系统.在FPGA中嵌入两个Nios II 软核,用VHDL语言编写用户自定义组件.在一个由Nios II软核组成的处理器上实现PWM信号生成、编码器信号处理以及多电机同步伺服运算等,在另一个处理器实现机器人任务管理.该控制系统针对微小型爬壁机器人的控制系统设计,不仅具有良好的实时多任务处理能力,而且具有可重构的特点,因而可应用于一类微小型机器人控制系统以提高其设计的灵活性.     

RF905无线通信IP软核的优化设计

利用DMA数据传输方式的特点,设计了一种基于DMA方式的RF905无线通信IP软核。该IP软核基于AVALON总线,其控制和运算逻辑由一片FPGA芯片完成,适合应用于NIOSII嵌入式系统。测试与验证表明,该IP软核在传输数据时大大降低了CPU的占用时间,提高了嵌入式系统的性能并且占用较少资源,与一般的IP硬核相比,速度快,成本低,灵活性好,可移植性强,从而更能满足短距离无线通信的要求。该IP软核已应用于某无线电力参数监测系统中。     

基于FPGA的便携式故障录波仪研究与实现

介绍了一种以FPGA为设计核心的便携式故障录波仪,装置采用单一FGPA芯片的内嵌CPU核完成主控功能,并通过对人机交互和通信等电路的扩展,实现了高速高精度的故障数据的采集和传输。该装置体积小,重量轻且集成度高。由于其便携性,适用于电力低压系统以及大型故障录波装置安装不便的地点的故障信号的录波。     

FPGA实际可用性评估与发展趋势分析

根据现场可编程门阵列(FPGA)的发展现状,对FPGA器件的实际可用性进行评估,从可重构逻辑的利用、CPU软核/硬核的选择、内部块缓存的利用、输入/输出资源的利用、数字信号处理器固核的利用及时钟频率的可用范围进行研究,并给出FPGA的发展趋势。理论分析证明,Slice的利用率不宜高于85%,应选择有良好工具支持的软硬核厂商,并且所有的I/O信号须经过寄存器处理。     

基于FPGA的NS3D程序移植和优化

为提高飞行器设计环节中NS3D程序的性能,提出了一种基于FPGA进行软硬件结合的优化方法。该方法运用FPGA搭建了嵌入式可编程片上系统,并对NS3D进行了代码性能分析和移植优化。该方法基于硬件实现了核心运算模块的硬件封装,并利用高速以太网接口实现PC和FPGA之间的数据交互,进行NS3D程序向嵌入式环境的移植,最终实现了整个NS3D程序的速度提升和性能优化。该嵌入式开发方案不仅较好地利用FPGA完成了控制电路的软硬件设计,并且为后续其它功能模块向FPGA移植提供了便利的基础和开发环境。采用该方法对NS3D程序进行了运算,并将仿真与实验结果与原始程序进行比较,结果表明了该方法的优越性。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。     

基于ARM和FPGA的便携人工地震数据采集系统设计

介绍了一种基于Atmel AT9lSAM9G20(ARM926EJ-S核)低功耗微处理器和Actel AGL600 (低功耗Flash-based FPGA)并融合嵌入式Linux技术的便携式人工地震数据采集系统的设计原理和实现方法.该设计引入动态电源管理技术,根据系统负载自动进行微处理器工作频率调节和外围I/O设备的...     

1.6Kb/s类MELP语音压缩编码器的FPGA实现

基于"CPU软核 模块算法IP"的方法对一个1.6Kb/s类MELP语音压缩编码算法进行了实现,并将整个语音压缩编码器在FPGA上进行了整体验证,实验结果说明本文给出的语音压缩编码器的实现结构是可行的,能够满足语音压缩编码算法对实时性的要求,从而为下一阶段语音压缩编码器的芯片设计提供有力的可行性论据.同时,由于本文给出的语音压缩编码器的实现结构中的各模块算法IP对于许多语音压缩编码算法中都适用,因此该语音压缩编码器的实现结构对不同的语音压缩编码算法具有一定的通用性.     

基于SOPC的多波形信号发生器

设计了一种基于SOPC的多波形信号发生器,系统由核心主板和显示及输入模块组成,核心主板为Altera公司CycloneII系列的FPGA和高速DAC组成的片上系统开发平台,FPGA中配置NiosⅡ软核CPU、信号发生模块和相关的接口控制逻辑电路,显示和输入部分为分辨率240×320的TFT LCD触摸屏,负责界面显示和外部输入控制,采用直接数字频率合成DDS技术.经测试,系统精度高,稳定性好,得到波形平滑,灵活性和通用性好.     

强震观测系统中数字抽取滤波器的实现研究

为了提高六自由度强震观测系统的集成度以及可靠性,并降低它的系统成本,用现场可编程门阵列(FPGA)芯片取代六自由度强震观测系统内的∑-Δ型A/D转换器组件中的有限冲击响应(FIR)抽取滤波器芯片CS5322。根据FPGA芯片的特点,FIR数字抽取滤波器采用分布式算法来实现,这种方法实现的基础是查找表。同时,采用部分表结构实现的分布式算法大大降低了对FPGA芯片内部系统资源的占用。用这种方法,分别设计了芯片CS5322中三级FIR抽取滤波器,并且,在1片低成本EP1C12芯片中集成了8片CS5322的功能,完成了设计目标。     

Leon3软核的FPGA SelectMap接口配置设计

与通常采用外围的CPLD器件和CPU来产生配置接口控制逻辑的方法不同,本文设计了采用嵌入到FPGA的Leon3开源CPU软核来控制实现Virtex系列FPGA的SelectMap接口配置的方法,可将其应用于对FPGA芯片的在线配置.该方法设计成本低,不局限于某一类型的FPGA芯片,减少了外围分立元件的使用,增强了设计的...