FFT算法的一种FPGA设计

在分析了快速傅里叶算法理论的基础上,提出了一种频率抽取基4FFT的FPGA设计方案,针对现有FFT的FPGA实现过程中蝶形运算需要频繁乘以多个旋转因子提出了改进方法,减少了旋转因子的乘法次数和存储空间,加快了蝶形运算的速度,设计的地址映射方法,无需运算即可得到所需数据的存放地址,并结合采用乒乓结构和流水线方式,来提高快速傅里叶变换(FFT)FPGA实现的速度,为实现FFT算法提供了一定的参考价值。     

基于FPGA的大时宽带宽积频域脉压设计

主要介绍基于Altera公司FPGA器件的高速实时FFT运算单元实现及频率域脉冲压缩处理的设计方法。在分析基8、按频率抽取FFT算法的基础上,采用多级同步流水线结构,利用现场可编程门阵列(FPGA)完成最大4 096点块浮点FFT。整个设计划分成多个功能模块,采用VHDL描述语言,并在Stratix器件上实现。结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的。     

基于FPGA的专用信号处理器设计

用可编程门阵列(FPGA)实现了一个专用信号处理器,它以快速傅里叶变换(FFT)为核心工作单元,对四路零中频雷达回波依次进行去除直流分量、数据加窗、FFT、目标信号选大和相位参考信号检测等处理。各处理单元流水操作,保证了处理速度,提高了资源的利用效率。FFT算法为输入顺序输出位反序的D IT基2算法,采用递归结构实现,硬件共享设计节省了资源;同时,处理过程中采用块浮点算法,兼顾了定点的高速度与浮点的高精度;并对FFT结果进行了误差分析,给出了定点与块浮点两种算法时的均方误差上限。最后对整个设计进行了仿真验证,结果表明用FPGA实现专用信号处理器满足系统要求。     

多路并行FFT算法的FPGA实现技术

以雷达侦察接收机为应用背景,利用FPGA芯片并行工作的特性,设计一种并行加流水线处理模式的FFT处理器结构,实现宽带数字测频。在2.4 GSPS采样率下,选取基-2频域抽取(DIF)算法,采用每通道512点流水结构FFT、8通道并行处理的设计思路,以达到单通道4 096点FFT的处理效果。在保证分辨率的同时,采样数据能够被实时处理。仿真结果显示,在300 MHz时钟下,FPGA完成4 096个数据的缓存和FFT运算只需要2.1μs,满足雷达侦察接收机对数据处理速度的要求。     

DAB系统中2048点FFT的FPGA实现

针对DAB模式I下的系统参数,本文介绍了OFDM调制中2048点FFT的FPGA实现技术关键点,包括蝶形运算的设计,数据存储地址的产生,旋转因子及其存储地址的产生.同时介绍了块浮点结构实现FFT的方法.     

基于FPGA的可扩展高速FFT处理器的设计与实现

本文提出了基于FPGA实现傅里叶变换点数可灵活扩展的流水线FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、级间混序读/写RAM地址规律、短点数FFT阵列处理结构以及补码实现CORDIC算法的流水线结构等。利用FPGA实现的各功能模块组装了64点FFT处理器。从其计算性能可知,在输入数据速率为20MHz时,利用此结构实现的FFT处理器计算1024点FFT的运算时间约为52μs。     

基于FPGA的高速实时FFT处理器设计

结合高速、实时快速傅里叶变换(FFT)的实际需求,在分析了基4、按频率抽取(DIF)FFT算法的基础上,采用多级串行的同步流水线结构,利用现场可编程门阵列(FPGA)完成1 024点、16位复数点、块浮点FFT.整个设计划分成多个功能模块,全部采用Verilog HDL描述,并在Virtex-Ⅱ器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的.     

新一代数字电视中不同FFT块旋转因子的高效存储方法

在新一代数字电视OFDM传输系统中采用多种FFT数据块(如2K、4K、8K、16K和32K等)和FFT高速处理需求时,随着FFT块大小增大和模式增加,在FPGA和芯片实现中遇到的旋转因子存储空间成为一个突出问题,本文对此提出了一种有效的解决方案。     

采用Weltch谱估计法的宽带频谱监测系统设计

针对通信过程中异常信号干扰和频谱资源利用紧张的问题,设计了频谱监测系统,FPGA进行数字下变频(DDC)和傅里叶变换(FFT),OMAPL138进行数据的运算及显示。针对实时频谱带宽较窄的问题,采用扫频和FFT相结合的方式来实现宽带频谱的采集分析。采用Weltch谱估计的方法,提高了在最小频率分辨率的频谱刷新速率。在FPGA硬件平台上进行仿真验证,测试结果表明,采用Weltch法的频谱刷新时间是直接FFT法的1/13。     

基于FPGA的64点FFT处理器设计

采取基-4按频率抽取FFT算法,设计一种可在FPGA上实现的64点、32位长、定点复数FFT处理器.基-4堞形运算单元中采用六级流水线设计,并行处理4路输入/输出数据,能极大地提高FFT的处理速度.该设计采用VHDL描述的多个功能模块,经ModelSim对系统进行逻辑综合与时序仿真.实验证明,利用FPGA实现64点FFT,运算速度快,完全可以处理高速实时信号.     

大数据量FFT的单片DSP高效实现

针对实现大数据量FFT运算的需要和DSP片内存储器容量小的矛盾,提出了用数据抽取的方法把大数据量FFT映射为一系列小点数FFT的设计思想,并利用DSP的DMA对片外存储器的高速访问能力来实现这种映射,以实现对大数据量FFT的高效处理。该设计在TI公司的TMS320C6701上实现,给出了处理速度,并与在pentiumⅢ800MHz上的处理速度做了对比,证明了这种设计思想的可行性。     

实数二维FFT及其改进算法的FPGA实现

近些年来,一些工程对于快速傅里叶变换(FFT)的计算时间提出了更高的要求,现有的FFT实现方法已不能满足需求,从而制约了工程性能指标的提高。针对这个问题,提出了一种可并行处理FFT的二维算法以及其改进方法,并利用现场可编程门阵列(FPGA)加以实现。仿真和试验结果表明,该方法准确可靠,易于硬件实现,运算速度快,大大减小了计算FFT的时间,满足了工程需要。     

Comments on "Harmonic analysis of periodic discontinuous functions"

In his recent letter, Slonim has concluded that piecewise polynomials approximating actual functions can give more accurate results than computer methods like (FFT's). Contrary to this conclusion this letter reveals the generation of spurious harmonics by such approximating polynomials due to discontinuities of approximating functions and inherent advantage of FFT approximations because of their band limiting capabilities.     

基于FPGA的基-6FFT算法的设计与实现

介绍了一种基于FPGA的FFT算法的实现——以Altera公司的FLEX10K系列产品为硬件平台,用VHDL语言和电路图完成系统设计描述,用MAX plusⅡ软件进行编译、综合和下载,实现了6点实序列DFT算法,并给出了仿真测试的结果。在FPGA芯片上运行的FFT算法具有速度快且抗干扰能力强的硬件实现的优点,用VHDL语言实现的基于IP核FFT算法具有很好的可移植性,可以重复使用,大大提高了设计效率。     

Dynamic Partial Reconfigurable FFT for OFDM Based Communication Systems

This paper presents a novel scalable and runtime dynamically reconfigurable FFT architecture for different wireless standards. With only 8 butterfly units, a reconfigurable FFT architecture for three different FFT points is realized using mixed radix-2²/2³/2⁴ FFT algorithm in a modified Single-path Delay Feedback (SDF) pipelined architecture. Via a proper data flow reconfiguration it can support 64, 128 and 256. It can even be extended up to 8192-point transforms and uses only 13 butterfly units to realize 8192 points. This paper describes the implementation method of 256 and 128 point FFT, which is reconfigured partially from 64 point FFT. The whole system is implemented on a Xilinx XC2VP30 FPGA device. The implementation design addresses area efficiency and flexibility allowing the insertion of the partial modules dynamically to realize various FFT sizes. To verify the efficacy of this dynamic partial reconfigurable FFT design method, a conventional multiplexer based reconfigurable architecture was designed and tested on the same platform. Tested FPGA results for the Dynamic Partial Reconfigurable (DPR) method show the configuration time improvement and good area efficiency as compared to the reconfigurable architecture using conventional multiplexer techniques.     

一种新结构FFT算法及其FPGA实现

本文给出了一种面向FPGA实现的新结构FFT算法,并利用FPGA器件内部丰富的逻辑单元,RAM、ROM和DSP块实现了FFT核心运算的并行化,与利用传统结构实现的FFT相比大大提高了FFT的运算速度,与用DSP实现的FFT相比速度也要快得多。     

基于FPGA的数字脉冲压缩技术

简述了脉冲压缩技术的原理以及APEX20KE系列FPGA的特点,给出了基于FPGA实现FFT的结构框图。在此基础上实现实时脉冲压缩的频域算法。该方法具有快速稳定、结构简单、性能价格比较高等特点。     

基于FPGA的FFT处理器的设计与实现

对FFT处理器的实现算法-频域抽取基4算法做了介绍。介绍一种以FPGA作为设计载体,设计和实现一套集成于FPGA内部的FFT处理器的方法和设计过程。FFT处理器的硬件试验结果表明该处理器的运算结果正确,并且具有较高运算速度。该方法具有设计简单灵活,体积小等优点,可用于雷达处理、高速图像处理和数字通信等应用场合。     

数字图像FFT算法及编程的探讨

随着计算机软件、硬件技术的迅速发展，离散傅里叶变换已经成为图像处理的一种重要手段。对于宽和高像素数为2的幂数的图像可以直接采用成熟的以2为基的FFT算法，而对于任意宽高的图像，它的FFT算法比较复杂。通过先采用插值算法对图像进行缩放，再进行基2的FFT变换，然后还原图像，实验表明，运算速度和结果都收到很好的效果。     

用FPGA实现快速傅立叶变换

介绍了一种基于FPGA的FFT算法的实现方法。用VHDL语言完成系统设计描述，经过编译、综合和下载，给出了仿真测试的结果。在FPGA芯片上运行的兀叩算法具有速度快和抗干扰能力强的硬件实现的优点；用VHDL语言实现的基于FPGA的FFT算法具有很好的可移植性，可以重复使用，从而大大提高了设计效率。