基于FPGA的电力谐波分析仪的研制

研制了以FPGA(现场可编程门阵列)为主控制器实现的电力谐波分析仪。配以片外SDRAM和CFI_FLASH、LCD、数据采集CT/PT、A/D转换器、串口、按键等硬件电路,采用基-2按时间抽取算法,以NiosⅡ EDS 9.0为软件平台,利用Verilog HDL硬件语言实现了2 048点16 bits复数块浮点结构的FFT。利用信号发生器产生的信号模拟电网中的电流电压信号对系统进行实验。     

基于FPGA的逻辑分析仪的设计

介绍了一种用FPGA构成的信号处理装置,该装置和计算机结合使用可以实现数字和模拟混合信号的逻辑分析。文章给出了该装置的设计方案和具体实现方法。这种方法将FPGA的特点与PC的特点结合在一起,具有一定的实用性。实践证明这种方案性能在中低速系统应用中优于普通示波器,且其性价比优于普通逻辑分析仪。该装置可以作为逻辑分析仪使用。     

基于Verilog HDL语言的FPGA设计

采用Verilog HDL语言在Ahera公司的FPGA芯片上实现了RISC_CPU的关键部件状态控制器的设计，以及在与其它各种数字逻辑设计方法的比较下，显示出使用Verilog HDL语言的优越性．     

基于FPGA和51单片机的逻辑分析仪设计

利用一款型号为EP2C5T的FPGA中和S52单片机实现完成了逻辑分析仪系统的采样、触发,存储、控制、接口等核心硬件模块;通过Verilog HDL硬件描述语言与原理图设计相结合的混合输入方式,完成了系统核心功能模块的仿真及实测,采样频率可达100MHz,有16个采用通道,并用单片机实现了阈值设置及彩色液晶显示。     

基于FPGA的单周期CPU设计与实现

选择XINLINX公司的FPGA芯片,采用ISE9.1开发工具,介绍了单周期CPU编译程序与仿真功能.     

基于FPGA的新型测试数据采录仪的电子设计

针对汽车的设计定型测试,设计一款新型数据采录仪;除精度、采集频率、数据容量等常规性能指标外,为满足体积微型化、数据保密性、零延时启动数据采集等特殊设计要求,选择ACTEL公司基于FLASH的模数信号混合处理FPGA芯片为控制单元,以Verilog HDL语言开发代码;设计结果表明,该新型数据采录仪不但满足了以上各项设计要求,运行稳定可靠,且易于升级和扩展采集能力,具有一定的实用性和推广价值。     

基于FPGA的DDS信号发生器设计

在FPGA芯片实现的DDS信号发生器已有一定的应用范围,为获得较宽的频率输出范围,一般需要存储相当数量的波形离散值,占用大量的芯片逻辑资源。这篇文章研究在存储较少量的波形离散值的情况下,通过对系统时钟进行分频,减小输出频率最小值,同时提高在低频处的频率分辨率,通过设定频率控制字为存储离散值个数的约数,保证输出波形重构良好、频率失真度低,节约芯片资源。本设计方案可输出多种波形,其中方波占空比亦可调节,将幅度调节设计在模拟运放电路中,可对幅度进行连续调节。整体设计软件化、模块化,易于调整和扩展。经验证,本设计方案可行,达到预期效果,有一定的工程指导意义和实用价值。     

基于FPGA的密码锁的设计

针对传统的密码锁存在安全性低、稳定性差等问题,提出一种基于FPGA的密码锁的设计方法,以现场可编程逻辑器件为载体,并采用Verilog HDL硬件描述语言,实现密码锁的解锁、修改密码、报警提示和数码管显示功能.密码锁系统主要由按键输入模块、按键消抖模块、分频模块、密码检测模块、输出控制模块、译码显示模块组成.利用Qua...     

基于FPGA的简化UART电路设计

本文阐述了通用异步发生器UART的功能特点,介绍了用硬件描述语言Verilog来开发各个模块,并给出仿真结果.本设计使用Ahera的FPGA芯片,将UART的核心功能嵌入到FPGA内部,能够实现异步通信的功能,可以将其灵活地嵌入到各个通信系统中.     

基于FPGA逻辑分析仪的设计

研制了一种基于FPGA逻辑分析仪的实现方案,系统包含简易逻辑序列发生器和逻辑分析仪两部份。硬件采用了AVR单片机控制模块、FPGA采样模块和外部电路作输入/输出信号调理模块,通过较为合理的设计,完成了简易逻辑分析仪系统。     

基于FPGA的便携式逻辑分析仪设计

介绍了一种便携式逻辑分析仪设计方案.利用FPGA完成数据采集、触发存储,通过USB接口将数据传送给便携式PC机,PC机软件用LabWindows/CVI编写,实现数据分析和波形显示.该逻辑分析仪具有很好的便携性,适宜外场调试,为多种开发环境提供方便.     

基于FPGA的虚拟逻辑分析仪设计

逻辑分析仪用于涉及大量信号或复杂的触发器要求的数字测量,但是以往的独立式逻辑分析仪不仅结构复杂,而且价格昂贵.介绍了一种基于FPGA的虚拟逻辑分析仪的工作原理和设计方法,重点阐述了虚拟逻辑分析仪的硬件电路设计和软件设计部分.     

基于FPGA的USB2.0协议分析仪设计

通用串行总线传输事务的透明性给USB系统的开发与测试带来了很多不便,现有USB物理层测试和分析仪器普遍存在价格昂贵或采样死区严重等问题;设计了一种基于FPGA的USB2.0协议分析仪,实现了对高速和全速USB设备差分数据总线低压差分信号的实时采样和分析,利用硬件的并发处理特性克服了采样死区问题,解决了因不同USB接口传输相位差引起的数据累积和丢包问题,降低了对主处理器性能的要求,减小了设计成本,为USB系统开发与测试提供了一种有效支持。     

基于FPGA的多功能FC协议分析仪设计

光纤通道是下一代航空电子统一网络的一种主要联网标准,广泛应用于航空电子系统设备的互连、通讯等领域.专门的FC仿真测试、调试分析设备是加速机载FC设备研制所必需的仪器,是设计的协议符合性、可靠性和性能等的保障,也是维护和排故的有效工具.但是,由于FC协议的复杂性等原因,目前专用FC协议仿真、测试分析设备的研发远滞后于机载FC设备的研制.针对这一现状,提出了一种支持原语和帧捕获分析、故障注入、压力测试等多项功能的FC协议分析仪设计方案,描述了其系统结构和硬、软件组成,并详细说明了其核心FPGA的设计思路.该分析仪具有便携、功能丰富、使用简便直观的特点,能够替代昂贵、复杂的国外商用FC测试设备,具有广阔的市场前景.     

基于FPGA与ARM单片机的CAN总线分析仪设计

针对CAN总线网络通信质量分析、测试和验证的需要,论证了一种基于ARM单片机与FPGA完成的CAN总线分析仪设计;该分析仪采用集成的CAN控制器与专用总线电平采样双通道信息采集硬件结构;采用单片机及基于FPGA的专用电路完成对CAN网络的实时通信数据的收集与监控;采用PC机完成数据分析与参考信息显示;文章详细讨论了分析仪硬件的具体设计;分析了CAN总线通信波特率的自动检测、总线故障的检测与定位方法;最后结合软件设计给出了所设计的CAN总线分析仪的实测试验结果,可实现总线报文的正常监测、总线状态分析与错误检测功能。     

基于FPGA的虚拟逻辑分析仪的设计与实现

介绍一种基于FPGA芯片的虚拟逻辑分析仪,它由信号调整电路、采样模块、触发模块、通信模块、数据处理模块(NIOS II软核)以及总线接口等组成,实现了8路并行采样,其采样速率可以达到100MS/s。     

基于FPGA、DSP的核信号波谱分析仪设计与实现

本文介绍了一种基于FPGA和DSP的全数字化核信号波谱分析仪,并就系统结构,硬件电路设计及FPGA固件程序开发等方面进行了详细的阐述。