MC8051单片机IP核的FPGA实现与应用

分析了与标准8051 MCU兼容的MC8051 IP核结构原理与设计层次,详细论述了MC8051 IP核的FPGA实现与应用方法.通过试验验证,其性能比标准8051 MCU高,方便与系统其他模块的集成.在各种嵌入式系统和片上系统中使用该IP核具有重要意义.     

在嵌入FPGA的IP核8051上实现TCP／IP的设计

介绍了如何将可综合的IP核8051嵌入FPGA的基本方案,着重讨论了利用嵌入的IP核来实现简单的TCP/IP协议,从而实现远程调试的具体方法.利用该方法不但能够通过8051进行某些简单的控制而不需要改变FPGA的程序,而且还能通过8051实现TCP/IP对FPGA的远程调试.     

基于FPGA与8051IP核的宽带数字频率计系统设计

本系统将FPGA（现场可编程门阵列）引入作为数字频率计的数据处理核心,提升了数字频率计的整体性能。待测信号送入前置模拟信号调理电路进行放大、整形等处理后,转化为同频率逻辑电平信号,在FPGA芯片中嵌入增强型8051 IP 核,完成测量、处理、显示工作。经实验证明,本系统设计可以精准地完成对频率、占空比、时间间隔的测量。     

基于MC8051 IP核的多周期同步测频改进

分析多周期同步测频原理及误差,在此基础上提出一种多周期同步测频的改进方法。该方法通过对标准频率计数值的修正,在不提高系统时钟频率和闸门时间的前提下,实现了测量精度的提高,并详细分析了其测量误差。最后,讨论了在FPGA中利用MC8051 IP核来实现真正意义的高性价比的SoPC频率测量问题。     

串行通信接口实现MC8051软核在线编程

随着SoC概念的流行以及工艺水平的逐步提高,FPGA上集成的门数越来越多,在一块FPGA中放下一个单片机系统是完全有可能的.但是传统的单片机应用程序下载方法占用大量时间,使得调试不方便.文中提出了使用串行通信接口下载数据的方法,已通过硬件下载验证,实验结果表明可通过串行通信接口对MC8051软核进行在线编程.该方案使用灵活、节约时间、具有实际应用价值.     

一种与PIC单片机兼容的RISC IP核的设计与FPGA实现

本文介绍了一种与PIC16C57单片机兼容的RISC核的生成以及FPGA的实现, 所得到的用Verilog HDL语言编写的软核能够用于SOC(系统芯片)。     

基于FPGA的RS232异步串行口IP核设计

为增加系统稳定性,减小电路板面积,提出一种基于FPGA的异步串行口IP核设计。该设计使用VHDL硬件描述语言时接收和发送模块在XilinxISE环境下设计与仿真。最后在FPGA上嵌入UARTIP核实现电路的异步串行通信功能。该IP核具有模块化、兼容性和可配置性,可根据需要实现功能的升级、扩充和裁减。     

基于FPGA的RS232异步串行口IP核设计

为增加系统稳定性.减小电路板面积.提出一种基于FPGA的异步串行口IP核设计.该设计使用VHDL硬件描述语言对接收和发送模块在Xilinx ISE环境下设计与仿真.最后在FPGA上嵌入UART IP核实现电路的异步串行通信功能.该IP核具有模块化、兼容性和可配置性.可根据需要实现功能的升级、扩充和裁减.     

一种基于FPGA的流水线8051 IP核的设计与实现

给出一种基于FPGA的8051MCU的IP核设计方案,指令集与标准8051系列处理器完全兼容。采用译码——执行两级流水结构,并通过了仿真与综合,理论速度较传统8051MCU有6¹0倍的提升。针对CISC流水线设计的复杂性,提出了一种高效的实现方案,可以使执行结构近满状态运行,且简便有效地解决了传统流水线所必须面对的三种冲突。设计采用Verilog HDL语言描述,并采用ModelsimSE 6.2进行功能和时序验证,将代码下载到Xilinx公司的FPGA上进行物理验证,测试了一个LED流水灯程序,结果表明软核达到了预期的效果。     

以嵌入式8051 IP核为时序控制核心的TFT-LCD实时显示控制器

针对便携式仪器仪表对彩屏液晶显示器件依赖性逐渐增强的现状,设计并研制了以Xilinx公司生产的型号为XC3S400的FPGA芯片为硬件核心,以嵌入式8051IP核为时序控制核心的TFT-LCD实时显示控制器。采用FPGA内部的Block RAM资源对内核需要的存储器模块进行初始化配置,采用异步FIFO实现FPGA采集到的高速数据流与IP核处理速度之间的速率匹配。控制器具有较强的通用性,可以适用于多种型号液晶的控制,应用空间广阔。     

FPGA实现UART和MCU一体化设计

现代数字电子系统设计正在朝着新的方向发展．即利用FPGA技术进行系统设计。介绍了一种利用FPGA来实现通用串行异步收发器（UART）和控制通信的MCU的数字系统,底层设计模块采用VHDL硬件描述语言实现,并进行了仿真验证。该设计方法和理念为以后的计算机系统以及其他的数字电子系统提供了一个新的思路,应用此技术可以使系统设计更加紧凑、可靠。     

基于FPGA的IP核水印保护方法

随着FPGA在容量、功能和灵活性等方面的不断提高,越来越多IP核以其为基础进行设计,然而基于FPGA的IP核易被第三方窃取并进行非法扩散。通过将用户身份信息作为水印嵌入FPGA,以达到保护IP核安全,防止非法扩散的目的。     

基于单片机和FPGA的网络数据加密实现

介绍了基于单片机、FPGA的网络数据加密实现。整个系统由单片机,FPGA和E1通信接口组成。流密码加密算法采用A5／1和W7算法。采用VHDL硬件语言实现FPGA功能。该硬件加密系统具有较好的安全性。     

基于FPGA的PWM与定时计数器IP核的设计

基于硬核嵌入式CPU中的PWM／定时计数器模块与FPGA的广泛应用,本文提出了一种软件式的PWM／定时计数器数字逻辑电路的设计思想。用硬件描述语言HDL编写总线接口、功能逻辑与外部I／O电路,并描述了硬件驱动程序的设计过程。对其结果进行了软件仿真并定制到NIOSII中进行调试,实验结果证明,该设计具有很好的实际效果。