全数字接收机的结构及关键技术

全数字接收机是近几年提出的新的接收机结构，它采用高稳定度晶体振荡器产生本地时钟用于解调及采样，载波相差和时钟寒时误差的消除，信号的判定等全部由数字信号处理器来完成，本文介绍了全数字接收机的体系结构，并对其实现的关键技术进行详细的讨论。     

某型伪码测距雷达的数字AGC设计

论述了某航天器伪码测距雷达接收机外部AGC的设计原理和具体实现,并重点讨论了如何根据射频前端的输出来设计全数字AGC,来扩展接收机的动态范围.该文的讨论对于DS-SS（扩展频谱数字）接收机和伪码测距雷达接收机的数字AGC设计有参考意义.     

一种基于差分相干积累的扩频信号开环同步捕获方法

将全数字接收机的结构引入到扩频接收机中,用一种前向的并行处理结构来代替传统码延迟锁定环的反馈结构,采用差分相干积累的方法捕获低信噪比扩频信号的伪码相位.仿真结果表明,这种方法能快速可靠地捕获低信噪比扩频信号的码同步,可以应用于开环的全数字扩频接收机中.     

数字接收机正交基带信号提取方案的研究

数字正交基带信号提取技术是数字中频接收机的一项关键技术。当前的经典实现方法有:正交数字混频法和多相滤波正交变换法。软件无线电的数字接收机正交基带信号提取方案多采用多相滤波法,数字信号处理器使用软件编程的方法来实现。介绍了采用软硬件联合实现数字正交基带信号提取的方案,用硬件电路设计降低软件实现复杂度。     

一种基于FPGA的3B4B编译码电路

mBnB码是光纤通信系统中常用的码型之一，本文介绍了一种简单实用的384B编码方法，并提出了用Altera开发系统的硬件描述语言VHDL实现全数字384B编译码电路的设计思想和方法，最后给出了波形仿真结果。在接收机中如何用全数字技术完成位同步信号提取是可研究的一个课题，本文给出了针对该编码方法的除数字锁相环之外的一种简单方便的VHDL语言设计方法。     

基于FPGA的数字信道化接收机的研究及实现

本文讨论了软件化电子战侦察接收机多信号处理问题。使用多相滤波的宽带数字化接收设计技术，可以提高接收机的实时处理能力，提高全概率截获能力。本文讨论基于多相滤波的信道化接收机的基本原理及实现方案，给出了基于FPGA的数字信道化接收机的实现方法，实验结果证明了该方法是有效的。     

HSP50216在数字中频接收机中的应用

对于数字下变频器HSP50216的功能进行了介绍，对于数字中频接收机的基本组成和利用HSP50216进行数字中频接收机设计的方法进行了研究，并且利用它构建了4通道全数字的中频接收机系统。     

数字调制信号接收技术

为了实现对多种数字信号的解调,设计了一种全数字接收机体制。对通用环载波同步方法及内插滤波码元同步方法进行了深入分析和设计。仿真结果表明,在误比特率为10-4时,所需Eb/N0比理论值高2 dB。基于通用环和内插定时技术的全数字接收机适用于对PSK,QAM数字调制信号的接收解调,满足数字VSLI硬件实现高集成度、小型化接收机的要求。     

一种简单的直接数字正交变换技术

为了尽可能多地用软件来实现通信接收机的处理功能，需要直接对中频信号进行采样，然后通过数字正交变换的方法得到同相和正交分量。首先对基于多相滤波法的数字正交变换原理进行分析，然后根据多抽样率信号处理理论，详细证明了内插时延滤波器能够用多相滤波器组中的子滤波器实现。     

全数字接收机中的多速率信号处理技术

全数字接收机和软件无线电是无线电接收机的发展方向，本文介绍了多速率数字信号处理技术以及在全数字接收机中的应用。     

全数字式阵列接收机在OTH雷达中的应用

全数字式接收机是未来雷达接收机的发展方向。目前由于A/D变换器和DSP器件的速度限制,仍未实用化。文中提出了一种先进的全数字式阵列接收机方案,可应用于短波超视距雷达。该方案利用目前商业上可得到的A/D变换器,直接对天线下来的信号进行A/D变换,然后在数字域中进行相干检波,极大地简化了接收机设计,而又能获得极佳的性能。     

基于FPGA的数控振荡器的设计

NCO（数控振荡器）的目标是产生频率可变的正弦波样本,NCO采用全数字技术,具有分辨率高、频率转换时间快、相位噪声低等特点,将其应用于电子设备中可以大大简化系统、降低成本。本文首先探讨了NCO的工作原理及其核心组成部件,其次介绍了在FPGA中设计NCO的两种方法——基于verilog硬件描述语言的实现方法和基于DSP Builder模型的实现方法,最后使用Modelsim进行仿真,仿真结果表明,此两种方法都能实现NCO,但利用DSP Builder搭建模型进行设计更为简单、易用,并且设计者甚至可以在不懂硬件描述语言及其设计流程的情况下进行DSP应用系统的FP-GA开发。     

数字调制信号开环解调的DSP实现

随着微电子技术和计算技术的发展，尤其是DSP处理速度的提高，解调器的全数字化实现已成为现实。重点讨论了软件无线电中数字调制信号解调的DSP实现方案。     

高速8PSK调制信号的频率捕获及跟踪算法研究

载波频率同步是载波恢复的重要环节之一。本文基于高速8PSK调制信号完成载波频率估计的前提下,提出了一种采用二叉树(Binary Search Tree)频率搜索方法实现捕获及采用平均"滑动窗"递推最小二乘(RLS)一步预测方法实现频率跟踪的算法;并针对此方法进行了理论推导和蒙特卡洛(Monte Carlo)仿真。结果表明,该方法适用于全数字高速数传8PSK调制信号接收系统,同时也可移植、推广至全数字雷达接收机中。     

突发模式DS-CDMA-QPSK接收机的设计与实现

突发模式传输过程普遍地存在于各种多接入系统中,而DCMA技术在多接入系统中被广泛应用。突发模式DS－CDMA－QPS接收机的主要技术难点突出地体现在多用户干扰和噪声环境下接收机对信道参数的快速估计和同步参数的快速捕获方面。本文提出了一套切实可行的突发模式DS－CDMA－QPSK全数字接收机方案,可应用于HFC网络多接入系统中。文中重点介绍了快速扩频码捕获,载波频差、相差直接估计、MAI估计等关键算法及其实现,并给出了仿真及实现结果。     

全数字接收机中基于准自适应短时反馈的残余频偏纠正算法

本文介绍了一种在全数字接收机中应用的残余频偏纠正算法,此算法通过均方误差准则检测分析有无残余频偏,并规定一个合适的步长值,利用逐次逼近的原理不断反馈以进行残余频偏的纠正,从而有效改善因残余频偏的累积效应而引起的误码率增大问题。仿真结果显示,纠正后系统的误码率显著下降,接收码元的质量得到明显的改善。     

A new symbol timing and carrier frequency offset estimationalgorithm for noncoherent orthogonal M-CPFSK

We present a new joint symbol timing and carrier frequency offset estimation algorithm for noncoherent orthogonal continuous-phase M-ary frequency-shift keying (M-CPFSK). Our algorithm performs nondata-aided feedforward processing of finite-length observations, and it is suited for an all-digital modem implementation based on a DSP or an ASIC processor. The algorithm exploits phase continuity of M-CPFSK in order to generate both a spectral component at the carrier frequency offset and a timing error signal. This is obtained without nonlinear transformations of the received signal involving noise×noise products. Thus, our algorithm can operate at a very low input signal-to-noise ratio. We discuss the operating range of our algorithm, and we show that no additional overhead (training sequence) in excess of the standard overhead of FDMA/TDMA packet transmission is required to resolve timing and frequency ambiguities. Moreover, we show that by differentially preceding the transmitted symbols, it is possible to eliminate automatically frequency ambiguities, at the price of a slight increase in the bit-error rate. An approximate mean-square error analysis of the estimators and simulation results prove that our algorithm provides good performance, even with a relatively short observation block length and large carrier frequency offset. Computer simulations show also that our algorithm is extremely robust to phase noise. These features make our algorithm a good candidate for satellite FDMA/TDMA applications in the 20-30 GHz band, with a large number of users and bursty transmission     

均方误差短时反馈算法的残余频偏纠正及阈值选取的研究

介绍了一种在全数字接收机中基于最小均方误差的残余频偏矫正算法,目的是改善由于残余频偏累积引起的误码率的加剧,以及通过利用最小均方误差判定准则确定判决门限值的大小.此种算法通过均方误差准则探测分析有无残余频偏,再利用短时反馈算法进行残余频偏的矫正.重点介绍了残余频偏矫正的算法和判决门限值的选取.矫正后误码率明显下降,码元质量得到有效改善.     

A low-power all-digital FSK receiver for space applications

A frequency-shift keying (FSK) receiver has been designed for deep space applications which exhibits potential for ultra low power performance. The receiver is based on a novel, almost all-digital architecture. It supports a wide range of data rates and is very robust against large and fast frequency offsets due to Doppler. The architecture utilizes subsampling and 1-bit data processing together with a discrete Fourier transform-based detection scheme to enable power consumption dramatically lower than implementations reported in the literature. Novel and power-efficient algorithms are derived for frequency and timing tracking. Most of the power saving techniques are applicable to a variety of applications, but some are achieved by taking advantage of the asymmetric power constraints for the receiver and the transmitter as well as the absence of adjacent channel interferers. The worst-case bit-error rate (BER) performance of the receiver is just 2.5 dB below that of the optimal uncoded noncoherent FSK receiver at a BER of 10^-6 and better for lower BERs     

A/D Precision Requirements for Digital Ultra-Wideband Radio Receivers

Ultra wideband radio (UWB) is a new wireless technology that uses narrow pulses to transmit information. Implementing an “all-digital” UWB receiver has numerous potential benefits ranging from low-cost and ease-of-design to flexibility. Digitizing an RF signal near the antenna, however, introduces its own set of challenges and has traditionally been considered infeasible. A high-speed, high-resolution analog-digital converter (ADC) is difficult to design, and is extremely power-hungry. The viability of an “all-digital” architecture, therefore, hinges upon the specifications of this block. In this paper, we demonstrate that 4 bits of resolution are sufficient for reliable detection of a typical UWB signal that is swamped in noise and interference.