IRIG-B码解码编码卡

IRIG-B格式时间码为国际通用时间格式码,用于测控系统的时间同步.本文介绍基于Aduc812配合CPLD实现IRIG-B码解编码的PCI接口卡的设计方案.     

IRIG-B码的产生与解调系统设计与实现

给出了一种基于ISA总线的B码产生与解调系统设计的新方法。B码产生模块从某个时间初始值开始运行产生时间信息,并按照国际通用的B码格式,产生出与当前时间对应的B码信号,其中运行初始值可由微机通过ISA总线任意设置;B码解调模块将标准时统设备送来的B码信号,通过电平转换之后送入FPGA,由FPGA通过内部逻辑解调出8421码格式的天、时、分、秒信息,通过ISA总线送人微机,以校准本机的系统时间。本系统可用于时统设备的调试与检修,也可作为实践教学设备使用,使所属人员了解IRIG-B码的结构及工作流程。设计具有灵活性和开放性的特点。     

用CPLD实现的靶场时码产生器

IRIG-B串行时间码(简称B码)是一种国际通用时间格式码,广泛应用于靶场时间信息传递和各系统的时间同步.以往的B码产生器存在电路复杂,可靠性低的不足.利用CPLD设计实现的可编程的B码产生器,将硬件电路模块化,把各功能模块集成到一个芯片中,简化了硬件电路,提高了可靠性.本文详细阐述了该产生器的软硬件设计.实测结果表明:该B码产生器经解调后能正确显示时间,性能稳定可靠.     

基于FPGA的IRIG-B(DC)解码编码器设计

针对机载测试系统以IRIG-B（DC）码作为整个系统的时间源,提出一种基于FPGA的解码编码器设计。该设计采用FPGA为主控制器,实现IRIG-B（DC）码的解码、秒脉冲生成、IRIG-B码编码等功能,当外部IRIG-B码输入中断时,可按系统时间产生IRIG-B码输出。主要阐述了IRIG-B（DC）码的格式,详细介绍了IRIG-B（DC）码解码编码器的软硬件设计,在实验室搭建测试环境对该设计进行了测试验证,结果表明该设计能够稳定可靠运行。     

全自动码坯机控制系统设计

全自动码坯机是应用在砖坯生产线的砖坯码放设备。在介绍全自动码坯机工作原理基础上,应用ARM和CPLD的结构及触摸屏控制软件实现了全自动码坯机控制系统的设计。控制系统工作运行稳定,表明了设计的合理性,降低了企业采用人工码坯的生产成本,提高了企业的生产效率。     

基于EPM3128的HDB3编译码器的实现

数字基带信号的传输是数字通信系统的一个重要组成部分,HDB3编码是数字基带信号传输中常用的传输码型.本文介绍了HDB3编码规则,提出了一种基于EPM3128实现编译码的方法,该方法具有成本低、电路简单、执行速度快、升级方便等特点.同时由于CPLD可重复编程的特点,可以对它进行在线修改,便于设备的调试和运行.此编译码器已...     

MPEG-2测试码流速率CPLD设置

文中阐述MPEG-2码流发送系统程序分频器的设计和实现.系统采用CD74HC4046A和CPLD7000S系列芯片,使用VHDL硬件描述语言编程实现,并已用于PCI总线MPEG-2码流发送卡.     

基于8bit微处理器码流回放机

以8bit微处理器为主控芯片构建高清码流回放机。本文介绍了高清码流的TS(传输流)结构，回放机的系统构成以及CPLD对TS处理过程。     

基于IRIG-B码的电容型设备在线监测同步采样技术研究

在线监测电容型高压设备的介质损耗(简称介损)是判断其绝缘状况的有效手段。其介损值或阻性电流值的测量精度与电容型设备各分系统(如PT与MOA等监测终端)的采样数据密切相关,而各分系统之间的采样时间同步是对监测数据的有效性与准确性最基本的保证。本文采取IRIG-B码对时方案来实现分系统的采样同步,并采用CPLD作为IRIG-B码编码与解码的控制芯片。介绍了该方案中IRIG-B码对时的结构设计、编码与解码的原理以及方案用于实验和现场的结果分析。阐述了该对时方案的优点。     

智能设备直接实现B码对时的方法

分析了利用IRIGB格式的时间码(简称B码)对时的基本原理和变电站智能设备采用B码对时相对传统的全球定位系统(GPS)脉冲对时的优点.给出一种实现B码对时的方法,以及对时接口的硬件电路及软件流程.实际应用表明利用B码对时具有较高的准确性及可靠性.     

基于FPGA的IRIG-B(DC)码编码与解码器设计

为了达到IRIG-B码与时间信号的精确同步,采用现代化靶场的IRIG-B编码和解码的原理,提出了基于FPGA实现IRIG-B(DC)码编码与解码的设计方案.编码模块接收从GPS模块解析来的时间信息和1 pps信号完成编码,解码模块接收IRIG-B(DC)码,完成对时间信息的解析以及输出1 pps信号.实验证明,采用基于FPGA的IRIG-B(DC)码的编码与解码的设计,具有精度高,性能稳定,体积小,成本低等优点,对于常规武器靶场时统设备的技术更新具有重要实践意义.     

一种IRIG-B码对时系统方案软硬件设计的研究

MX3352是TI公司基于ARM Cortex-A8内核32位微控制器。IRIG-B码广泛应用于电力系统继电保护装置的时间同步。对基于MX3352芯片的IRIG-B码解码电路的硬件和软件方案实现过程进行了详细描述,并对软件设计中采用的2种不同方法来识别B码码元方案进行了介绍和比较。MX3352的软件采用C语言编写,程序具有很强的可移植性。     

IRIG-B码对时在保护测控装置中的实现

介绍了IRIG-B码对时的概念、IRIG-B码对时模块的组成,其组成部分包括微处理器、电平转换器件、光耦隔离器。从IRIG-B码时间码元提取、帧参考点的提取和抗干扰3方面提出一种内嵌式IRIG-B码对时模块的设计方法,设计出的模块适用于各种电压等级的保护及测控装置,具有较高的可靠性、准确性和实用性。     

在变电站智能设备中实现B码对时

介绍了由美国IRIG组织发布的用于各系统时间同步的时间码标准。其中应用最广泛的是IRIG-B版本,简称B码。分析了B码的对时机理,指出变电站的智能设备采用B码对时,就不再需要现场总线的通信报文对时,也不再需要GPS输出大量脉冲接点信号给出了一种应用于变电站智能设备的B码对时接口的硬件电路设计及其相应的软件程序流程。现场应用取得了很好的效果。     

基于小型铷频标的数字化多功能时统的研制

主要研制了一种基于小型铷原子频标的数字化多功能时统设备,简单介绍了设计方案,并对性能进行了测试。结果表明,该时统设备能够接收处理北斗/GNSS导航接收机的信号,可用以太网、RS422串口以及本地按键和上位机通信,可用1 PPS/IRIG-B(DC)码2种方式校时,1 PPS/IRIG-B(DC)码/10 MHz 3种方式校频,校频精度能够达到E-12量级,可通过1 PPS/TOD/IRIG-B(DC)码3种方式对下位机授时,授时精度小于10 ns。     

车载导航定位数据传输的纠错编码系统研究

车载导航定位数据经过有扰信道传输时,数据不可避免地会产生错误。本文采用（2,1,3）卷积码实现数据传输的纠错编码,利用DSP器件的移位和双字处理能力,快速有效地完成数据编码;在译码算法实现上,通过MATLAB仿真,确定Viterbi译码算法的最佳回溯深度,运用查表的方法,避免大量繁琐的计算,使得译码简洁迅速,并且译码器的实时性能良好。通过实际测试数据,验证了纠错编码的有效性。     

基于FPGA的Turbo码数据传输系统的实现

Turbo码是在低信噪比条件下具有良好纠错性能的信道编码,以与香农限仅差0.7 dB的特征而受到了科学研究者的广泛关注.目前,采用Turbo码实现大量数据的传输已经成为了无线通信传输协议的标配.介绍了Turbo码及其FPGA的实现,深入分析了Turbo码的解码理论与算法.首先,分析了Turbo码的编码流程及特性.其次,介绍了Turbo码的解码流程,并且讨论了在其解码过程中运用的Max Log MAP算法.最后,采用现场可编程逻辑门阵列(FPGA)硬件平台实现Turbo码的实时数据传输系统,并取得了良好的结果.