可变帧结构的PCM遥测帧同步器设计

针对传统帧同步器只能对固定帧格式的数据进行帧同步的缺点,提出一种基于现场可编程门阵列(FPGA)的帧同步方案,用户可根据实际需求通过上位机软件配置帧长、帧同步字等参数,实现对不同帧结构的PCM遥测数据进行帧同步。该方案采用了参数可调的同步容错及前后方保护机制,提高了帧同步的可靠性和稳定性。给出了帧同步方案的工作原理,以及关键技术的实现方法,在实际应用中对其同步性能进行分析,测试结果表明该方案对不同帧结构的数据均可实现帧同步。     

基于FPGA的PCM数字中继接口硬件设计

研究了PCM的基本原理,提出了基于FPGA的PCM数字中继接口的硬件方案,根据该方案,完成了各个单元的具体硬件电路的设计,并以FPGA为开发平台,完成了所有逻辑模块的设计。     

FPGA的实时PCM遥测数据传输系统设计

为解决遥测系统的高速传输问题,设计了嵌入式架构的实时PCM遥测数据传输系统.该系统采用FPGA进行IRIG-B时码信息提取,并按照时码信息完成遥测数据的帧同步、串并转换,然后采用ARM处理器完成遥测数据的显示、本地存储和网络上传功能.实验表明,该系统传输PCM遥测数据稳定可靠,实时性强,满足小型航空器的实时数据监控需求.     

1比特PCM码同步器的研究

提出一种在遥测系统中PCM码同步时钟快速恢复的新方法,与过去使用的模拟/数字锁相环法进行了比较,并以此设计出一种快速、宽带、高精度的PCM码时钟的再生电路。同时给出了该电路的性能分析及实验结果。     

基于FPGA的通用PCM测试系统设计

遥测系统中,使用大量、种类繁多的数据综合设备将不同种类、不同通道的有用信息综合、编码为PCM流.为满足种类繁多的数据综合设备的测试需求,研制了基于FPGA的通用PCM测试系统,实现对具有不同码型、码速率、帧结构以及接口等的数据综合设备的功能测试.系统功能强大,使用灵活方便.     

遥测模拟发射系统中PCM信号发生模块设计

介绍了遥测模拟发射系统中PCM信号发生模块的设计与实现,给出了PCM信号发生模块的硬件原理图、FPGA同PCI9054硬件连接图、PCM数据帧格式和DSP主程序软件设计流程图.模块通过PCI9054接收计算机数据,DSP对计算机数据流进行PCM编码,最后将PCM数据提供给遥测发射机.实验表明文中的模块设计方法正确可行且适用性好,可以满足遥测模拟发射系统的要求.     

数字量输入模块的设计

数字量输入模块是某通用测试台的一部分;其主要功能是接收遥测PCM码流,并对其进行解码,为后续的传输存储做准备;该设计涉及同步时钟和异步时钟的PCM解码的实现,并对解码过程中的误差问题进行了分析和说明;模块采用FPGA作为中心逻辑控制器,可以对几种电平形式的遥测PCM码进行解码,具有较强的通用性;该设计已经应经成功的应用于某通用测试台.     

基于FPGA的B码同步信号源的设计

Cyclone是Altera公司推出的低价格、高容量的FPGA,具有多达20 060个逻辑单元和173个可使用的I/O管脚.IRIG-B码是标准时间码格式之一,广泛应用于靶场时间信息的传递和各系统的信号同步.利用FPGA和高精度频率源设计的同步信号源,将同步信号精度由原来的200 ns提高到10 ns,并实现了系统的小型化、模块化.结果表明,该系统运行稳定,调试方便,具有较强的抗干扰能力和实际应用价值.     

FPGA完成CVSD与PCM编码转换

详细介绍了使用可编程逻辑阵列（FPGA）实现CVSD与PCM编码转换的方法。根据FPGA在逻辑设计方面的优势,使用FPGA替代专用、小规模的CVSD编解码芯片,从而使电子系统的设计非常方便,并且系统功能上具有灵活的扩展性能。就CVSD编码原理及实现方式,以工程设计中的实例加以阐述,并提供了完善的解决方案。由于CVSD编译码器结构简单,单工传输收发无需位同步时钟,并且在误码率达到4％的情况下仍然可以正常使用,因而CVSD得到广泛的应用。在本设计中,编码转换使用流水线操作方式。在一片FPGA中可以同时实现多路编码转化,并且不占用过多的资源。     

基于FPGA的遥测系统数据存储器控制模块设计

针对当前遥感系统存储器早期控制模块存在控制效率低的问题,提出了基于FPGA的遥测系统数据存储器控制模块设计。根据模块总体设计方案,设计模块结构和功能。其中模块结构是由自体测试接口模块、低速读写控制模块、高速流读写控制模块组成的,以SATA2.0接口为存储介质设计控制器,构建不同帧,进行数据间传输转换。设计稳态触发接口电路,达到高速流读写控制触发目的。根据软件主流程,在组合逻辑中插入寄存器使逻辑延迟,实现FPGA时序控制。采用分时操作方法,对命令层中控制器读写模式进行控制,实现传输层完成帧的控制收发。由实验结果可知,该模块最高控制效率优于传统模块,为数据高效存储提供支持。     

基于FPGA的新型SFP光模块监测系统

光模块作为光通讯中的核心器件, 已被广泛的应用于各种系统中. 而数字诊断则是监测光模块重要性能参数的一种行之有效的方法, 设计实现了一种基于FPGA的智能SFP监测系统, 采用双端口RAM实时的监测SFP光模块的温度、工作电压、偏置电流、发射和接收光功率等数字诊断信息, 有效的提高了系统的稳定性, 具有很大的使用价值.     

PCM检查器的设计与实现

ＰＣＭ检查器从外部总线ＲＳ－４２２或者总线ＡＲＩＮＣ４２９上接收串行数据，经过处理后按照指定格式通过ＤＭＡ方式中断方式并行传送到ＰＣ存计器，详细描述了ＰＣＭ检查器的功能。体系结构和自测试设计，并用ＦＰＧＡ加以实现，最后总结了一些有效利用ＦＰＧＡ资源的经验。     

基于现场可编程门阵列的通用化PCM编码器

针对目前弹载遥测系统对PCM编码器提出的通用化应用需求,提出了一种基于现场可编程门阵列的通用化PCM编码器;该方法以软件为主的信号处理方式代替硬件处理,采用Verilog HDL语言和模块化的设计思想将编码器的各功能模块集成在单片FPGA中,通过功能模块的积木式组合和参数配置实现了对被测弹箭系统的采集编码;仿真测试结果表明该编码器满足绝大多数弹箭遥测系统的参数测试要求,在弹箭遥测系统中飞行试验结果表明该编码器在全弹道飞行过程中工作稳定可靠,该编码器实现了通用化的要求.     

基于FPGA的高速收发器研究与设计

在数字系统设计领域,对带宽的需求在不断增长,数据的并行传输已经成为高速数据传输的瓶颈,新一代高速串行总线技术如PCI Express、USB3.0、SATA等技术日臻成熟,而高速收发器是实现串行高速数据传输系统的重要组成部分.解析高速收发器的基本结构、工作原理,分析了总体设计、各模块的详细设计以及在FPGA中的集成,并进行了仿真和验证,研究表明采用高速收发器可以实现FPGA串并转换数据的功能.     

基于FPGA的智能串口模块设计

基于FPGA的智能串口模块用于扩展3U Comapct PCI工业控制计算机的RS232串行接口。智能串口模块在硬件设计采用FPGA,在FPGA内部实现NiosⅡ软核,作为处理器实现串行通讯的智能控制功能,通过设计通用异步串行控制器（UART）IP核,实现串行接口的通讯协议,使模块具集成度高、有可灵活配置性、易功能扩展等优点,模块采用处理器管理串行接口的数据收发,从而提高了串行接口数据传输的稳定性,降低了在传输过程中出现数据丢失现象的几率。     

基于FPGA的串行接收模块的设计

为了使计算机能够通过串口控制FPGA的输出信号,笔者根据异步串行通信的原理,设计了简便易行的FPGA串行通信接口系统,并应用VHDL语言在FPGA内部集成了串行接收模块,具有较强的通用性和推广价值.     

基于FPGA的可编程PCM采编器的实现

国内外遥测技术的快速发展，对数字信息的实时性采集与控制有了更高的要求。本文提出了一种基于FPGA的可编程PCM．以达到遥测系统的可靠性与灵活性。