基于NAND FLASH的高速大容量存储系统设计

为了解决目前记录系统容量小、存储速度低的问题,采用性能优良的固态NAND型FLASH为存储介质,大规模集成电路FPGA为控制核心,通过使用并行处理技术和流水线技术实现了多片低速FLASH对高速数据的存储,提高了整个系统的存储容量和存储速度。针对FLASH内部存在坏块的自身缺陷,建立一套查询、更新和屏蔽坏块的处理机制,有效的提高了数据存储的可靠性。     

基于NAND FLASH高速海量存储系统设计

文中以宽带雷达信号记录为背景,介绍了一种基于NAND FLASH的高速海量存储系统的组成机制和设计方案。系统采用NAND FLASH作为存储介质,FPGA作为主控芯片,通过跨LUN流水操作和ECC校验,实现对高速实时数据的可靠存储。并提出一种有效的坏块管理机制,较为高效地完成坏块管理,同时节省了系统资源。实验结果表明,系统可以以600MB/s的写入速率,300MB/s的读取速率稳定工作。为宽带雷达信号的实时记录研制提供了有力的技术支撑。     

一种基于大容量数据记录仪的坏块管理设计

总结了目前基于FPGA的NAND Flash芯片数据记录仪常用的坏块处理方法,提出了一种基于FPGA的大容量数据记录仪的坏块管理方案.该方案利用FPGA内部RAM空间建立坏块地址信息存储区,通过坏块查询模块来查询存储区中的坏块信息,来确定当前存储块是否为坏块,若是坏块则跳过,从而避免对坏块的操作,实现了对Flash存储空间的有效管理.该方案只占用FPGA较少的内存资源,在大容量数据记录仪的坏块管理方面具有较大的优势.仿真分析表明,该方案可行,并取得了预期结果.     

一种多通道NAND Flash阵列的坏块管理方案

针对多通道NAND Flash阵列对可靠性的要求,提出一种坏块管理方案,优化坏块信息的存储和查询方法,把坏块和替换块地址映射表存储在FRAM中。测试数据证明,方案可以实现多通道NAND Flash阵列的坏块管理,保证了存储的可靠性。优化的坏块表及查询方法缩短了坏块查询时间,FRAM节省了有效块地址映射时间, 同时FRAM的铁电效应,进一步提高了数据存储的可靠性。     

一种NAND Flash动态坏块管理算法的设计与实现

文章针对NAND Flash在大容量数据存储时对可靠性的要求,提出一种基于逻辑一物理块地址映射表的大容量NAND Flash动态坏块管理算法。该方法可彻底屏蔽对坏块的操作,实现对NAND Flash的有效存储,具有较高的实际应用价值。     

一种基于NAND Flash固态硬盘的坏块管理方法

基于NAND Flash的固态硬盘存在坏块,坏块无法用于存储数据,需要对其进行管理。每个块用1位信息与之对应建立坏块表,根据坏块表建立逻辑块转变为物理块表,一个逻辑块对应多个不同的物理块。逻辑块转变为物理块表可排除上层对于坏块的操作,保证了数据存储的安全性和可靠性。     

基于闪存的高速大容量存储系统设计

介绍一种基于Flash和FPGA的高速大容量数据存储系统的组成机制和实现方法,并且给出了系统的硬件结构及软件设计流程.在分析了Flash结构和特点的基础上引用并行总线和多级流水技术实现了高速存储,采用ECC数据校验和自动屏蔽闪存坏块的方法提高了数据存储及回放的可靠性.实验结果表明,该存储系统工作稳定,存储速度高、容量大、可靠性好.     

NAND Flash存储的坏块管理方法

针对NAND Flash海量存储时对数据可靠性的要求,提出了一种基于在FPGA内部建立RAM存储有效块地址的坏块管理方法。在海量数据存储系统中,通过调用检测有效块地址函数确定下一个有效块地址并存入建好的寄存器中,对NANDFlash进行操作时,不断更新和读取寄存器的内容,这样就可以实现坏块的管理。实验证明,本方法可以大大减小所需寄存器的大小并节省了FPGA资源,经过对坏块的管理,可以使数据存储的可靠性有很大的提升。     

基于USB的GPS数据采集系统

介绍了一种基于USB的GPS数据采集系统软硬件设计方案,以FPGA为该系统的控制核心、CY7C68013为USB接口芯片实现FPGA与上位机之间的数据传输.针对FLASH中的坏块问题,提出了一种FLASH坏块检测及管理方案.采用双缓冲技术,解决了采集系统中的数据丢失问题.该系统实时传输速率达4 Mbit/s,而且可支持更高的传输速度.     

存储测试系统中FLASH的存储可靠性技术研究

NAND FLASH存储器具有非易失性、存储容量大和读写速度快等优点,在存储测试领域的应用越来越广泛。由于NAND FLASH存储器中不可避免会出现无效块,传统的管理方法是将无效块映射表存放在FLASH存储器中,可靠性低,对数据存储速度和可靠性都会造成不利影响。针对这些问题,提出了基于外置存储数据位的无效块快速检索架构,将无效块映射表存放在可靠性高的铁电存储器中;引入计算机网络中的滑动窗口原理,建立了基于滑动窗口的无效块预匹配机制,在不影响FLASH存取速度的情况下可无时延地生成有效块地址。经分析和论证,这种架构对NAND FLASH存储数据的可靠性和存取速度有很大的提升,提高了存储测试系统的整体性能。     

一种高可靠大容量星载存储器的设计与研究

凭借着存储密度大和存储速率高的特点,基于NANDFlash的大容量存储器在星载存储领域得到了广泛的应用,由于NAND Flash本身存在缺陷,基于NAND Flash的大容量存储器在恶劣环境下的可靠性难以保证.提出了通过FPGA设计SRAM对关键数据三模冗余读取和缓冲、NAND Flash阵列热备份和数据的回放校验以及合理的坏块管理等措施,实现了高可靠性的大容量存储器.实验说明该系统不会因为外在偶然因素而造成数据的不完整,而且整个存储系统的成本开销相对于目前的星载存储器也非常低.     

基于NAND Flash的海量存储器的设计

针对存储系统中对存储容量和存储带宽的要求不断提高,设计了一款高性能的超大容量数据存储器。该存储器采用NAND Flash作为存储介质,单板载有144片芯片,分为3组,每组48片,降低了单片的存储速度,实现了576 Gbyte的海量存储。设计采用FPGA进行多片NAND Flash芯片并行读写来提高读写带宽,使得大容量高带宽的存储器得以实现。针对NAND Flash存在坏块的缺点,提出了相应的管理方法,保证了数据的可靠性。     

大容量存储中NAND Flash坏块的管理方法

在当今数字时代,NAND Flash由于其非易失性和读写速度快等原因而在大容量存储中的应用越来越广。但由于Flash中不可避免的会出现坏块,对大容量存储的速度与精度都造成了影响,针对大容量存储中NAND Flash存在坏块对其造成的影响,我们主要研究了NAND Flash中坏块出现的原因,对坏块进行的分类,并提出了相应的管理方案。实践证明,经过对坏块的管理,Flash存储数据的安全性和存储速度都有了很大的提升,提高了系统的整体性能。     

基于VDK的嵌入式文件系统实现

针对实验室开发的基于Nand Flash的高速、大容量存储系统,阐述了利用BF537及其集成开发环境Visual DSP++的内核VDK,实现嵌入式文件系统的具体方案。同时简要介绍了通过虚拟地址映射和坏块标记的方法,来管理Nand Flash芯片中的坏块,以此实现文件系统的地址传输。     

基于FPGA的多通道同步数据采集存储系统

设计一种基于FPGA的多通道同步数据采集存储系统,分为多通道同步数据采集模块和数据存储模块。系统设计采用多通道数据的同步实时采集以及坏块检测技术。多通道同步数据采集模块能够实现同时测量多路相关信号．数据存储模块能够准确无误存储采集数据,便于后续数据分析。经实际运用,系统可满足多通道同步数据采集存储要求,其性能安全可靠。     

Comparison of Memory Chip Organizations vs Reliability in Virtual Memories

Random access memory organizations typically are chosen for maximum reliability, based on the operation of the memory box itself without concern for the remainder of the computing system. This had led to widespread use of the 1-bit-per-chip, or related organization which uses error correcting codes to minimize the effects of failures occurring in some basic unit such as a word or double word (32 to 64 bits). Such memory boxes are used quite commonly in paged virtual memory systems where the unit for protection is really a page (4K bytes), or in a cache where the unit for protection is a block (32 to 128 bytes), not a double word. With typical high density memory chips and typical ranges of failure rates, the 1-bit-per-chip organization can often maximize page failures in a virtual memory system. For typical cases, a paged virtual memory using a page-per-chip organization can substantially improve reliability, and is potentially far superior to other organizations. This paper first describes the fundamental considerations of organization for memory systems and demonstrates the underlying problems with a simplified case. Then the reliability in terms of lost pages per megabyte due to hard failures over any time period is analyzed for a paged virtual memory organized in both ways. Normalized curves give the lost pages per Mbyte as a function of failure rate and accumulated time. Assuming reasonable failure rates can be achieved, the page-per-chip organization can be 10 to 20 times more reliable than a 1-bit-per-chip scheme.