基于IEEE1149.7标准的CJTAG测试设计方法研究

在深入研究IEEE1149.7标准的基础上,针对测试问题设计了CJTAG测试控制器,实现了T0、T1、T3和T4层级的主要功能。对该控制器的各个功能进行了仿真验证。结果表明该控制器产生的测试信号符合IEEE1149.7标准的规定,能够控制待测芯片实现相应的测试功能,取得了较好的测试效果。     

基于IEEE1149.7标准的TAP.7适配器研究

随着电子技术的发展,芯片功能日趋复杂,在芯片中集成多个TAPC来实现芯片功能多样化成为发展趋势;为避免重复开发所带来的额外开销,利用现有的IP来创造复杂系统芯片成为研究重点,因此TAP.1接口与TAP.7接口适配问题成为芯片设计者所面临的新问题;针对该问题,文章提出了一种基于IEEE 1149.7标准的适配接口TAP.7适配器;结合TAP.7接口结构和新增功能,对TAP.7适配器的设计原理和设计方案进行了详细的介绍;最后对该适配器的TAP.7命令功能和星型扫描技术进行了仿真验证,通过验证结果分析表明:TAP.7适配器实现了TAP.7功能,具备了接口适配的作用,达到了预期的设计目标。     

从1149.1标准到1149.7标准分析边界扫描技术的发展

边界扫描技术是一种应用于集成电路的测试性结构设计方法,其主要优点在于用极少的电路引脚解决了极为复杂的电路测试问题;伴随着边界扫描技术的发展,已经具有IEEE1149.1、IEEEIEEE1149.4、IEEE1149.5、IEEE1149.6等多个标准,它们所提供的解决方案极大地方便了芯片级、板级、系统级及数字网络的测试;文中对边界扫描的多个协议标准进行了介绍和分析,着重讨论了各个标准的体系结构及功能,最后介绍了边界扫描技术面临的挑战及今后的发展方向。     

支持SJTAG的边界扫描测试系统

本系统将IEEE 1149.1标准测试总线扩展为一个多扫描链的测试总线环境,能够快速对多板进行测试,准确定位故障位置和类型。相对于单一连续扫描链测试系统,支持SJTAG的本系统提高了测试吞吐量,能够隔离系统中某个暂不测试的板并对其余板进行测试访问,整体上提高了测试故障覆盖率,并且能够更精确地定位故障。     

基于边界扫描的板级互连测试及测试向量生成

针对现有测试向量的不足,该文介绍了边界扫描的基本原理和结构并且分析了测试算法,重点论述了在互连测试中向边界扫描单元预装测试向量和提取响应的方法,最后提出了一种可施加于电路板扫描链上的测试向量生成方法。实验结果表明,该方法思路清晰,能够检测被测电路板中多条扫描链的固定0、固定1、短路和开路故障。     

基于边界扫描的板级测试向量自动生成

针对现有测试向量存在的不足,提出一种可施加到电路板扫描链上的测试向量自动生成方法,该方法利用被测电路的网络表文件和边界扫描描述语言文件,获取器件互连关系、边界扫描信息及扫描链路结构,结合测试算法生成板级测试向量,根据扫描链数目及连接关系将其扩展并生成可施加到扫描链上的链路级测试向量。实验结果表明,该方法能检测被测电路中多条扫描链的固定0、固定1、短路和开路故障,为测试系统提供了实用高效的测试向量。     

基于SQLite的边界扫描互连测试矢量生成设计

互连测试是边界扫描技术的主要内容之一,在分析IEEE1149.1的基础上,给出一种基于嵌入式开源数据库SQLite的边界扫描测试系统中互连测试矢量生成的设计;利用SQLite数据库中存储的被测电路的扫描链路信息和器件等信息,得到扫描粗链并进一步形成扫描细链;利用可测网络信息结合测试算法产生测试矢量;最终将测试矢量在扫描细链上对扫描单元赋值即得到扫描链的互连测试矢量集;测试结果表明,该设计可快速生成测试矢量而缩短测试时间,具有较好的应用前景.     

边界扫描测试生成与故障诊断的研究与实现

随着电子技术的日益发展,电子电路系统的集成度和复杂性越来越高,边界扫描技术应用越来越广泛。在研究边界扫描基本结构和测试原理的基础上,给出互连测试矢量生成与故障诊断算法,对互连测试矢量生成和故障诊断进行研究与实现。使用VS2008软件作为平台开发边界扫描测试系统,采用走步1算法和改良计数算法进行矢量的生成,并根据W步自适应算法进行故障诊断。结果表明,系统自动生成的测试矢量测试时间短,效果好,故障诊断能力强,诊断部分能够消除征兆混淆和征兆误判现象,对设置的故障能够精确地定位和隔离。     

数模混合电路互连测试矢量自动生成的实现

测试矢量的自动生成研究一直都是板级边界扫描互连测试中的重点,针对数模混合被测电路的不同结构类型,特别是多扇出类型结点相连的复杂情况,建立了具有代表性的互连结构测试模型;在此模型的基础上提出可进行完备性测试矢量的自动生成算法并用软件加以实现;利用该算法,对实际DEMO板上的芯片进行了互连测试,测试结果表明该算法满足板级边界扫描互连测试的矢量自动生成要求。     

基于边界扫描技术的VLSI芯片互连电路测试研究

对VLSI芯片互连电路测试过程数学描述模型及测试原理进行了研究，在此基础上提出了一种基于边界扫描技术的VLSI芯片互连电路测试实现方案。以PC机为测试平台的测试实验结果表明：该方案成功地完成了边界扫描机制试验电路扳上互连电路的桥接、S—A—1型、S—A—0型等多种类型故障的检测。     

基于IEEE1149.4的差分测试方法的研究与应用

IEEE1149．4标准（DOT4）为解决数模混合电路的边界扫描测试提供了有效的方法,对于数模混合差分电路的互联测试,一直是数模混合电路中巨联测试的重点之一,介绍了一种基于此标准的差分互联电路的测试方法以及差分模拟边界扫描单元的应用,对混合差分电路实现了简荤互联和扩展互联的边界扫描测试,从而提高了差分电路互联测试的能力。     

基于SQLite和SVF的边界扫描测试生成设计

SVF(Serial Vector Format,串行矢量格式)是一种测试矢量的通用描述形式,通过解析SVF文件,生成符合JTAG时序的测试信号,包括TCK、TMS、TDI以及预期的TDO值,这些测试信号可直接与被测系统相连,控制扫描测试过程。为方便查找与参数信息共享,将信息分类存入嵌入式开源SQLite数据库中。最后利用CY7C68013通过并口方式验证SVF解析器产生的测试信号。验证结果表明,SVF解析器可正确解析SVF文件,产生符合JTAG时序的测试信号。     

基于内建自测试的测试向量生成方法

内建自测试(BIST)方法是目前可测性设计(DFT)中最具应用前景的一种方法。BIST能显著提高电路的可测性,而测试向量的生成是关系BIST性能好坏的重要方面。测试生成的目的在于,生成可能少的测试向量并用以获得足够高的故障覆盖率,同时使得用于测试的硬件电路面积开销尽可能低,测试时间尽可能短。本文对几种内建自测试中测试向量生成方法进行了简单的介绍和对比研究,分析各自的优缺点,并在此基础上探讨了BIST面临的主要问题和发展方向。     

基于边界扫描的测试技术

鉴于工程实践中对边界扫描技术的忽视,分析了它在实际使用中存在的误区,介绍了边界扫描接口的定义及其具体硬件结构,阐述了边界扫描的工作原理。并分析总结了其用于实际测试中的作用与优点,提出了对边界扫描测试进行优化时需要注意的方面．以利于更好地普及应用。     

基于边界扫描的测试技术

鉴于工程实践中对边界扫描技术的忽视,分析了它在实际使用中存在的误区,介绍了边界扫描接口的定义及其具体硬件结构,阐述了边界扫描的工作原理。并分析总结了其用于实际测试中的作用与优点,提出了对边界扫描测试进行优化时需要注意的方面,以利于更好地普及应用。     

基于边界扫描的电子系统故障诊断技术研究

电子系统的发展对其测试与故障诊断提出了更高的要求;边界扫描技术为芯片级、电路板级以致系统级测试提供了一套高效的标准化手段,但其应用也增加了电路的复杂性;以某电路板级系统为原型,进行了基于边界扫描的测试设计,构建了边界扫描测试系统;将贪婪策略应用于测试性优化设计中,通过置换简化、定性分离等方法,综合权衡设计复杂性和测试性改善;在互连测试实验中得到的结果与注入的故障模型相符,说明利用边界扫描机理能够准确地定位故障,得到了预期结果。     

IEEE754标准浮点测试向量的生成

介绍了在IEEE754标准的规定下生成用于浮点功能部件的测试向量的方法,讨论了测试向量在数据通路上的差错覆盖率,并给出了对该方法的一些改进措施。