共查询到18条相似文献,搜索用时 78 毫秒
1.
2.
3.
4.
提出了一种大容量弹载数据记录器的设计方案,该方案主要完成3路高速图像数据的接收,每个通道的数据带宽为每秒150Mbyte/s,存储容量为128GByte。设计选用Xilinx公司的FPGA作为主控制器,完成对高速数据的接收,缓存和存储。接收单元采用FPGA内部集成的高速串行收发器RocketIO GTP,单个链路的数据接收速率为3.125Gbps;缓存单元采用两片DDR2 SDRAM芯片对接收到的高速数据进行乒乓缓存;存储单元采用32片NAND FLASH构成存储阵列,对缓存后的数据进行存储。同时,该记录器能够对存储的数据进行事后读取并进行分析。 相似文献
5.
为满足飞行器发射过程中传感数据的存储需求,以及飞行器训练时传感数据的观测需求,文中设计一种基于千兆以太网的可抗高过载的高速数据记录器。该记录器以FPGA为主控芯片,可通过以太网接口实时解析以太网协议数据包,解包后实时写入DDR缓存,同步通过DDR缓存读出;采用创新编帧、解帧方式,可实时记录、校验数据,保证数据正确写入eMMC存储单元,并可在后期进行回收数据验证。试验结果表明,该记录器能够实现千兆网ARP、UDP通信,且以太网写入平均速率可达526 Mb/s,可以实现将解析后数据以60 MB/s的实时存储平均速度写入存储单元,最大速度可达100 MB/s。为适应弹上狭小空间的安装并兼容速度及时序,硬件上创新地采用存储模块外挂设计将存储单元小型化,不仅可抗高过载而且可以减少逻辑资源的消耗。所设计的记录器系统在实际测试中未出现丢帧及误码状况,为高过载情况下高速读取数据提供了解决方案。 相似文献
6.
针对无人机飞行训练的需要,设计了一种基于嵌入式USB主机的飞行数据固态记录器。介绍了飞控数据固态数据器的工作原理、三星NAND FLASH芯片(K91G08U0M)的嵌入式文件系统和嵌入式USB主机的软件设计。实验证明,该数据记录器设计方案可行,且与传统的数据记录器相比:一方面,具有NAND FLASH存储块管理的FAT文件系统,实现对NAND FLASH数据存储的保护;另一方面,实现了USB主机接口直接与大容量设备进行文件和数据交换,极大地方便数据卸载。 相似文献
7.
介绍了一种基于嵌入式处理技术的数据记录器,该记录器配置灵活,通过板卡扩展和组合,可以满足如最大存储容量、最高记录速度等技术指标的特定要求,能够支持磁存储介质和固态存储介质,适用于不同的应用环境,对试验样机的初步测试验证了该方案的可行性。 相似文献
8.
基于CH375的USB移动存储接口设计 总被引:1,自引:0,他引:1
CH375作为USB移动存储设备的接口芯片,可大大减少外围电路,降低成本,提高研发速度。文中详细介绍了CH375的功能、特性,同时结合在蓄电池活化设备中的实际应用,给出了CH375与AVR单片机的接口电路和软件设计方法。 相似文献
9.
10.
11.
由于在恶劣环境下进行的实时动态测试存在误差大、精度低、系统受环境影响严重等缺陷,本文提出一种基于SOPC(片上系统)的数据记录仪的实现方式。重点研究基于FPGA的嵌入式数据采集系统的控制电路、数字信号处理模块、信号的显示模块以及接口电路的设计。这样可以将一个数据采集系统做成一个灵活完整的可编程片上系统SOPC,由于将大... 相似文献
12.
13.
简介AMBE-3000基本功能及AMBE算法,提出利用数字信号处理芯片和EPM7128搭建TDM电路对两片FIFO和四片缓存FLASH完成电路控制,达到了基于单片语音处理芯片的多路语音数据记录实时工作目的,具有语音处理芯片利用率提高、系统复杂度降低以及操作简单易行等优点.讨论了多路信号采集、多片缓存FLASH与单片AMBE-3000在TMS320F2812系统控制下稳定工作所需要的技术条件,以及系统的电磁兼容性能分析. 相似文献
14.
15.
视频的压缩记录是现代航空技术中很重要的一个研究内容,通过它可以实时记录飞机的多种直观信息,对飞行指挥和作战训练起到积极的指导作用,本文介绍了一种现代数学图像处理技术实现机载多路数字视频记录的方法,与传统的模拟记录方法相比,该方法具有记录容量大,记录时间长,图像质量高等特点。 相似文献
16.
本文提出了一种对Hive进行图形化界面管理的设计方案,实现了用户对Hive数据仓库的数据表管理,数据查看检索,以及用户对数据库的权限管理等功能,使用户可以友好的访问属于自己权限Hive数据内容。 相似文献
17.
18.
介绍一种基于CPLD实现的DSP或ARM处理器与CAN总线控制器SJA1000接口连接设计。通常DSP或ARM处理器都有独立的地址和数据总线,而SJA1000采用的是地址、数据分时复用总线,它们不能直接连接。该设计主要是通过CPLD实现这两种总线方式的转接。该方案成本低,性能稳定,实现可靠。采用CPLD使该设计更为自由、灵活。在处理器与CPLD的连接一侧是采用微处理器用独立的地址和数据总线访问外部存储器的方式工作的,而许多具有独立的地址和数据总线的微处理器都能做到访问外部存储器,从而使该设计具有很强的通用性。全篇给出了完整详细的设计代码和仿真结果,并在实际应用中得到检验,可直接应用到设计中。 相似文献