基于混合滤波器组的时间交替采样技术

时间交替采样技术对通道失配误差十分敏感,而基于混合滤波器组的采样技术降低了对通道失配误差的敏感,但前端模拟分析滤波器的稳定性难于设计限制了其工程应用。结合时间交替和混合滤波器组采样技术,提出了一种易于工程实现的基于混合滤波器组的时间交替采样技术。仿真结果表明,该技术能显著提高采样系统的精度。     

时间交替ADC系统的实现

时间交替ADC系统通过几片低速的ADC芯片进行并行交替采样,可以成倍地提高系统的采样频率,同时保持较高的分辨率[1]。但是由于芯片及具体实现过程中一些实际因素的影响,不可避免地会引入通道失配误差[2]。本文利用两片ADC芯片及外围电路来实现时间交替ADC系统,并通过Matlab软件对采样数据进行通道失配误差的估计和校正。Matlab仿真结果表明,该系统的采样率基本上达到了单片ADC的两倍,同时其通道失配误差通过算法校正后得到了有效地消除。     

高速高精度ADC系统分析

对于提高模数转换系统的速度和性能,并使用相对低速的电路来实现高速采样的模数转换系统来说,时间交叉采样模数转换系统是一种非常有效的方法。本文介绍了时间交叉采样法的基本原理和实现方法,并对系统中各通道间的失配对整个系统性能的影响做出了分析,给出了仿真图形。     

基于AD9444的时间交叉采样ADC系统

应用AD9444的并采用AFB技术的四通道时间交叉采样ADC系统在提高分辨率的同时,也提高了系统的采样速率。     

基于频域特性的时间交替模数转换系统采样时间误差校正算法

时间交替模数转换器(Time-Interleaved ADC,TIADC)通道间的采样时间相对误差严重影响了系统的无杂散动态范围(Spurious-Free Dynamic Range,SFDR).为校正采样时间相对误差,本文基于TIADC输出与模拟输入信号之间的频域关系,提出一种通过消除输出信号中的误差来校准TIADC的算法.该算法在对输出信号频率表达式进行泰勒近似的基础上构建理想输出信号,并采用最小均方差(LMS)算法来估算时间误差,旨在降低硬件设计的复杂度,提高误差校正的精确度.仿真和验证结果表明该校正算法很容易扩展到多通道,并且可以将输出频谱的SFDR提高约47dB.     

多片ADC并行采集系统的增益误差补偿

时间交叉采样结构是提高模数转换系统采样率的一种有效途径。由于制造工艺的局限,这种结构会引入通道失配误差而限制系统的性能。通道失配误差包括偏置误差、增益误差和时间误差。提出了一种基于频域计算增益误差对其进行补偿的方法,并通过Matlab仿真验证了算法的有效性和可行性。     

基于线下估计和线上补偿的时间交错采样ADC失配误差补偿方法

该文提出一种改进的时间交错采样模数转换器(TIADC)失配误差补偿方法。系统通过误差参数和简化的拉格朗日插值算法分别实现了对偏置、增益的失配误差补偿和采样时间的失配误差补偿。该补偿方法在FPGA中采用低复杂度的定点运算实现,在TIADC硬件平台中实现了对多通道ADC采样数据的线上校正。实验结果表明：所提改进方法在仿真环境下使无杂散动态范围提升了51 dB,并且在硬件实现过程中使SFDR优化达45 dB。在保持失配误差估计精度和补偿效果优良的前提下,该方法不仅降低了算法的计算复杂度,而且该补偿结构不受TIADC通道数目的限制。

     

基于等效时间采样原理的高速数据采集系统研究

高速数据采集技术日益成为宽带模拟信号数字化和数据处理系统中的关键技术。数据采集速度的提高对ADC等器件速度和系统结构提出了很高的要求,从而增加了系统实现难度。该文介绍的基于等效时间采样原理的高速数据采集系统,实现了用低速ADC对周期性宽带信号的高速采集。     

一种时间交替采样的非均匀时延估计技术

给出了一种时间交替采集系统各通道非均匀采样时延偏差的估计方法,分析了非均匀采样信号的频谱特性,介绍了非均匀采样信号时延估计原理。仿真结果表明,该算法可显著提高数据采集系统的性能。     

基于SPI协议的新型高速ADC芯片配置

基于SPI的新型高速模数转换器（ADc）芯片的配置,重点是利用FPGA根据中行外围接口（SPI）协议配置ADC芯片,通过“串并转换”,将ADC内部6个32bit寄存器数据串行移入,实现3GSPS数据采样。首先介绍了SPI协议和芯片的相关信息,接着给出实现高速ADC配置的详细流程及Verilog源代码、DSP控制的C语言源代码。利用该设计对多片高速ADC并行采集进行了成功实践。     

双通道时间交织ADC采样系统的频域纠正补偿

针对双通道时间交织模数转换器（ ADC )采样系统中的通道间失配问题,提出了一种新的频域纠正补偿算法,即利用单次测量得到的不同频率处的固定补偿系数来实现时间交织ADC频响的部分补偿,并从理论和实验上分别进行了推导和可行性验证。实验结果表明：在双通道12比特2 Gsample/s时间交织ADC采样系统下,650 MHz带宽范围内的无杂散动态范围（ SFDR)可以提高到40 dB。     

基于USB2．0的高速高精度数据采集系统模拟电路设计

为了满足数据采集系统对输入信号的高速高精度采集,本文重点介绍了模拟前端放大器件选型以及模拟前端信号调理电路的设计,深入的研究了影响数据采集精度的关键技术,给出了ADC电路设计中提高和保持转换精度的要点。系统已经设计完成,并已成功地应用到型号工程中。     

一种基于分布式反馈激光器的FBG高速解调系统

采用分布式反馈(DFB)激光器,其电流驱动 信号为100kHz正弦波,同时配合 100kHz方波进行中断控制,在20～150mA驱动电流输出100kHz、1nm光谱范围 的波长扫描光。 激光器结合光环形器、光电管等光器件,配合信号采集与处理部分组成高速光纤布拉格光栅 (FBG)解调系统。实验 验证,本系统具有FBG波长信号静态、动态解调能力。在温度静态实验,解调系统 线性度为0.99921、 精度约为8pm。在2kHz、4kHz动态振动实验中,解调系统具有良好的响应度和精确度,并 可分析50kHz 以内的频谱信息。本文的FBG解调系统,结构简单,成本低,可用于FBG 100k Hz的高速解调,不受外界环境和光强扰动的干扰,稳定性高。     

一种折叠内插式高速模数转换器的设计

描述了一种8bit,125MS/s采样率的折叠内插式ADC采用折叠内插结构设计。系统采用全并行结构的粗量化器实现高3位的量化编码,细量化部分采用折叠内插结构实现低5位的量化编码。电路设计中涉及分布式采样保持电路、折叠内插电路并在文章最后提出一种粗量化修正电路设计。通过HSPICE仿真测试,在采样频率为125MHz下对100M以内的输入频率测试,ADC信噪比达到40.0dB以上,功耗仅为170mW。     

基于USB2.0的高速高精度数据采集系统数字后端相关电路设计

为了满足数据采集系统对输入信号的高速高精度采集,本文重点介绍了数字后端、时钟电路、电源电路的设计,深入的研究了影响数据采集精度、电路稳定性的关键技术,给出了数字电路、时钟电路和电源电路的详细设计.系统已经设计完成,并已成功地应用到型号工程中.     

基于ADS1606的高速、高精度ADC设计

ADS1606是典型的高性能模/数转换器.详细介绍了ADS1606的主要特性、数字部分控制、模拟输入方式选择、参考电压、电源特性、PCB设计要点以及多种控制结构的测试和分析等.同时,利用设计和测试ADS1606的过程,提出一些高性能模/数转换系统的设计经验.     

基于ADS1278的高精度微应变信号采集系统

以24位工业模数转换器ADS1278为核心,设计了一个高精度微应变信号采集系统,给出对应的前端调理电路和数字采集模块等.模拟测试结果显示,该系统方案可行,可有效采集微应变信号,已成功应用于桥梁振动检测等产品.     

DSP与串行A/D组成的高速并行数据采集系统

根据高速定点DSP芯片TMS520VC5402的多通道缓冲串口特点和串行A／D枵换芯片TLVl572的工作特性,提出了两片串行A／D和一片DSP串口的通信方案。该系统充分利用了DSP的两个缓冲串口,可以使两路A／D转换数据高速并行传输。同时文中给出了系统的硬件原理图和软件设计的部分关键程序。