超宽带信号检测电路的设计

根据PPM调制方式的特点和实际接收到的超宽带脉冲信号波形的特征,采用基于能量检测的接收机方案,用门控能量检测电路,将射频检测与同步捕获相结合实现快速捕获同步.实测数据验证了此接收机方案能在100 Mbit/s高传输速率的情况下能取得较好的超宽带信号接收效果.     

一种高灵敏度的超宽带脉冲信号包络检测方法

本文对超宽带(UWB)通信系统实现的关键技术,即接收机前端的超宽带脉冲信号的检测技术进行了深入讨论。根据对UWB脉冲无线电实际接收信号的时域特征提出了一种简易、新颖的高灵敏度包络检波检测方式,分析了其电路的实现与性能,并给出了实验的数据和结果。与其他方式的比较表明,该电路是一种简单实用的非相关检测方式,与其原有的基带相关处理部分结合可获得良好的超宽带信号接收效果。     

一种IR-UWB通信系统技术的研究与实现

针对超宽带通信的应用特点,设计了一个IR-UWB通信实验系统,在发射端采用雪崩三极管产生超宽带窄脉冲,在接收端利用高速比较器实现超宽带窄脉冲的检测接收,并应用Multisim 11.0对两部分进行仿真,且通过制作实物电路进行性能测试和验证.测试结果表明,发射端产生的脉冲信号波形良好,基本形状符合超宽带要求;接收端电路也能取得较好的超宽带脉冲检测效果.     

超宽带发射电路的设计研究

介绍了超宽带通信系统的关键电路的原理与设计,提出了超宽带发射与接收系统的原理与具体实施方案,以及UWB发射电路,接收等关键电路的设计方法,对于超宽带高速无线接入的实现,起到了关键的作用。     

基于等效采样的超宽带窄脉冲接收电路设计

超宽带探地雷达在无损检测系统中得到越来越广泛的应用，接收电路是整个无损检测技术的关键，采用顺序等效采样技术设计了一款新型的窄脉冲接收电路，该电路可以利用低速Ａ/Ｄ实现对高频信号的等效采样，利用ADS对该电路进行仿真，输入10ＭＨｚ重复频率的2ｎｓ 三角波信号，采样脉冲带有100ｐｓ的步进延时方波信号对输入信号进行采样，输入信号经过该电路后脉冲宽度降低为2μｓ，频率降低了1000倍，实测结果显示该电路可以实现对输入信号的等效采样，输出信号频率降低了 200倍。     

高速超宽带脉冲检测电路的设计

在介绍了一种基于TH-PPM调制方式的并行检测接收机方案的基础上,结合UWB脉冲信号的时域特征提出并实现了一种结构简单、性能稳定的脉冲能量检测电路.实验结果表明该电路可在100Mb/s的高传输速率情况下取得较好的超宽带信号检测效果.     

基于遗传算法的UWB信号非相干捕获方法

 本文针对动态信噪比环境超宽带（UWB, Ultra WideBand）信号的非相干捕获,提出了一种基于遗传算法的信号捕获方案.以遗传算法结合在线估计接收信噪比,搜索积分窗口长度与定时位置的参数组合,实现系统要求的比特错误概率.该方法解决了传统捕获方案在未知信噪比条件下积分长度无法择优选取以及捕获门限难于设定的问题.仿真结果表明,基于遗传算法的二维参数捕获方法与传统Look and Jump by K steps算法相比有效的提高了未知信噪比条件下的系统捕获性能,拓展了UWB非相干系统的应用范围.     

1-bit采样超宽带系统关键模块的ASIC实现与优化

本文研究了一种新的超宽带系统方案--1-bit采样的超宽带系统方案,在接收端它通过对接收信号进行--bit采样、同步,信道估计和信号检测来恢复出发送信号,文中从系统整体对脉冲超宽带信号产生与接收的处理进行了原理分析,然后通过HDL建模设计了系统和模块的功能,对接收核心模块进行了ASIC设计,并通过门控时钟、操作数隔离、门级功率优化的方法对设计进行了综合优化,显著降低了系统的功耗.     

某型雷达回波仿真器的实现方案

介绍了一种利用数字射频存储器(DRFM)和可编程逻辑器件(CPLD).实现模拟雷达接收机回波信号的方法,并将该方法应用于实际电路中.研制成功的雷达目标回波仿真器.能有效模拟雷达接收系统的中频和视频信号,大幅提高了对雷达接收系统的检测和维修能力.该设计结构简单、功能实用,实现了对雷达接收系统中频信号的模拟,提高了雷达接收系统的故障定位能力.     

微功率冲击雷达系统接收信号处理电路设计

系统接收信号处理电路设计是微功率冲击雷达技术实现的关键部分.设计了一种基于相关检测和距离窗的双门限检测的微功率冲激雷达接收系统电路,具体分析了接收信号处理电路的工作原理.通过仿真和试验,该接收系统电路可获得具有平坦的3 dB通频带幅频特性的带通、低通和高通滤波器和Q值大于5的50 Hz陷波器,达到理论设计要求,电路结构简单、成本低、性能好,在超宽带雷达技术中具有应用价值.     

宽带数字接收机射频前端电路设计

宽带数字接收机在无线电频谱管理领域内具有重要的应用,其中射频前端电路指标对整机设备性能的影响显著。文中介绍了一种射频前端电路通用的设计方案,重点分析了各射频器件性能指标对接收机链路的影响,以及对无线电监测与测向结果的影响。最终提出了改进电路拓扑结构设计的措施与办法,并给出了基于该设计思路的具体工程应用实例,取得了良好的应用效果。     

GLONASS卫星L1信号接收机的设计

基于高频电路设计的原理,设计了GLONASS接收机的方案。电路分为信号放大、中频分离和相干载波产生这三个部分。主要使用了微波集成电路放大器BGA2001,高频滤波器TA0676A,宽带正交解调器AD8347和集成压控振荡射频合成器Si4123。设计出的接收机能够接收GLONASS L1信号。     

用于被动式毫米波成像的小型化Ka波段接收机

研制了一种工作于Ka波段用于被动式毫米波成像的基于单片微波集成电路(MMIC)的小型化接收机.该接收机主要由毫米波宽带低噪声放大器模块、毫米波小信号二极管检波器和视频放大电路组成.设计、制作、测试了接收机各个组成模块,对接收机的整体特性进行了测试.测试结果表明,该接收机的有效带宽约为7.4GHz、噪声小于3.8dB、增益约为30dB.应用喇叭天线和该接收机获得的一些毫米波图像表明,该接收机可以应用于被动毫米波成像.     

一种新型FMCW雷达射频对消方法

随着平台一体化及雷达系统微型化的发展,调频连续波(FMCW)雷达发射至接收的信号泄漏更为严重,信号泄漏已成为制约FMCW雷达系统性能的关键因素。为解决这一问题,提出了一种新型的射频对消方法以提高FMCW雷达的收发隔离度,利用FMCW雷达泄漏信号与回波信号在频域可分离特点,采用数字锁相环技术产生主动对消矢量信号,在给定FMCW雷达泄漏信号初值的条件下仿真分析对消比与相位误差、幅度误差的关系,建立了特定条件下的具有自适应功能的射频对消方案,并设计了验证电路以验证方案的可行性。验证结果表明该方法在1 GHz带宽内实现了优于25 dB 的对消比,且该对消电路具有低功耗、结构简单等优势。     

DAB接收机RF模块灵敏度与同步速度优化方法的研究

对DAB接收机灵敏度与同步速度的电路优化主要通过对RF模块外围电路的优化来实现。在研究DAB接收机RF模块的中频反馈电路和DAB信号同步控制原理的基础上,研究了反馈电路的优化方法,分析了同步慢的原因,提出了解决方案。测试记录表明：增加一条快速泄放电路可改善同步速度,提高反馈电压增加下信号的增长率益。     

An architecture for self-test of a wireless communication systemusing sampled IQ modulation and boundary scan

An architecture for system-level self-test of a wireless communication transceiver integrates the functional (parametric) self-test of the radio frequency subsystem, and the structural self-test of the digital subsystem. The digital subsystem is tested using extensions of the IEEE 1149.1 boundary scan standard to verify connections within circuit boards and between boards. The RF subsystem is tested using a loopback connection between the RF transmitter and receiver. An RF parametric self-test is performed using a digitally modulated signal (as opposed to a sinusoidal tone) as the test stimulus, and using samples from the receiver digitizer as test data. This loopback test scheme imposes a relatively small overhead on the RF system design     

基于PN与OFDM技术的射频隐身雷达信号设计

飞机必须具有良好的射频隐身性能,以降低无源探测系统对飞机的探测距离及识别效果,从而使飞机及其机载雷达等电子设备减少被截获、被干扰甚至被摧毁的可能性。提出了机载雷达射频隐身信号的设计原Ⅻ,根据此原则设计和研究了基于伪随机码调制与正交频分复用技术的雷达信号。所设计的雷达信号具有较低的峰均功率比,通过基于数字信道化接收机无源探测系统的仿真实验,验证了该雷达信号相对常用的线性调频雷达信号具有更好的射频隐身性能。     

微波低噪声放大器的设计与仿真

低噪声放大器在接收系统中能降低系统的噪声和接收机灵敏度,是接收系统的关键部件。文中按照低噪声放大器电路的设计要求,完成了2GHz基站前端射频低噪声放大器的电路设计,并通过ADS仿真软件对电路进行仿真和优化。最终表明,采用本方案设计的LNA增益约为15dB,噪声系数约为1．2dB,性能稳定,完全达到了通信接收机中对LNA指标的要求。     

A Decision Feedback Reverse Link Receiver Implementation for IS-95 CDMA Communications

An implementation of a reverse link receiver for IS-95 CDMA (Code-Division Multiple-Access) communications that applies decision feedback to the decoding of the received signal is presented. Decision feedback is used in order to improve BER performance by making use of additional information that conventional receiver designs generally ignore. Qualitative analysis and computer simulation of the hardware components of the proposed implementation shows that it can be built as a single integrated circuit using present day technology. The design presented here does not include the RF front-end of the receiver, does not consider the effects of multipath and fading on system performance, and assumes perfect power control.     

Design and measurements of a RF front-end for Bi-band simultaneous reception

In this paper, we explore spectrum field band simultaneous receivers, with a special emphasis on only one aspect of these systems – the radio front-end. We propose, to validate in the lab, a receiver scheme for the simultaneous down-conversion of two signals in different bands. Obviously, the dedicated scheme is intended for practical use in an integrated circuit. In this work, the chosen receiver is implemented with discrete components. A test set is evaluated and compared to simulations; it contains mostly standard lab equipment, processing signals, according to the receiver scheme; this receiver presents merits and it is worth demonstrating in an integrated circuit.In order to give credit to the use of this type of receiver, the EDA model and results have to be validated by measurement. Therefore, based on the receiver architecture dedicated to an 802.11/UMTS simultaneous dual-channel processing, we design and fabricate a prototype. Firstly, we measure the intrinsic metrics of this prototype in terms of noise figure, gain, linearity, phase and gain mismatch between the two branches of the quadrature mounted mixers. In the present work, we demonstrate that, for instance, as NF and IIP3 change with the RF front-end gain with the improvement of the RF front-end performance, the linearity and the noise requirements are well handled. Afterwards, these metrics are injected in the EDA receiver model and simulations are done in order to evaluate the BER evolution.