基于FPGA 的移相时钟数字内插TDC电路设计与实现

为实现高精度航天设备时序信号的地面检测, 设计了一套基于现场可编程逻辑门阵列 (FPGA) 的专用地面 检测系统, 时间数字转换电路 (TDC) 是该系统的关键部件。该电路采用数字内插技术, 使用高频时钟直接计数进 行“粗”测保证检测系统量程, 再利用待测信号跳变沿锁存移相时钟电平状态进行“细”测提高测量精度。分析了测量误 差来源并提出了相应解决办法。实验结果表明, 该电路测量分辨率满足 0.2 ns 设计值, 重复性引起的测量不确定度小 于 0.1 ns。     

一种用于低功耗TDC系统基于D触发器链的TDC使能电路

时间数字转换器(Time-to-Digital Converter, TDC)是全数字锁相环(All-Digital Phase-Locked Loop, ADPLL)中的一个重要模块,其功耗也是ADPLL系统总功耗的主要部分。针对伪差分反相器链结构的TDC,提出了一种功能不受亚稳态影响的基于D触发器链的TDC使能电路,并对TDC的结构进行改进,以降低TDC系统的功耗。采用SMIC 0.18 μm CMOS工艺对电路进行设计和仿真,仿真结果表明,TDC系统的功耗可以降低74%以上。     

一种自校准全数字TDC的设计

随着工艺技术的进步,基于CMOS工艺的全数字时间数字转换器(TDC)受到了广泛关注,在测量、测距、计量等领域得到了广泛应用。提出了一种具有自校准算法、结构简单、测量精度稳定的全数字TDC设计方案。可通过专用全数字集成电路设计流程进行快速设计并实现,电路具有面积小、功耗低、成本低、可移植性强等优点。使用Verilog HDL语言进行RTL级描述,运用Design Compiler进行综合,产生门级网表,通过VCS和Hspice进行仿真验证。应用自校准算法后,与现有的TDC设计方法相比,电路的INL得到了明显提高,满足大量程、稳定精度的测量要求。     

定位技术中基于 FPGA 的 TDC 电路设计与实现

分析及对比了各种定位方法和时间间隔的测量方法,针对室内定位系统,采用了到达时间差法（TDOA）来定位。设计了一种基于FPGA 的延时链内插型时间数字转换（TDC）电路,采用Xilinx公司的Spartan‐6系列FPGA实现这一设计。整个T DC系统分为精细时间测量模块、逻辑控制模块、粗计数器模块以及数据显示模块。首先介绍了室内定位技术和TDC的研究现状,然后描述了TDC的系统框架和每个部分的原理与设计,重点讲述了精细时间测量模块的设计,最后给出了仿真结果和TDC系统的实测结果,时间间隔测量精度小于200 ps ,满足室内定位系统的需求。     

基于TDC芯片的LCR参数测量仪

在采用矢量电流电压法测量阻抗时,目前大多采用两种方法来实现阻抗矢量虚实部的分离。一种是通过相敏检波器来实现,另一种是通过高速ADC采样信号,通过比较零点位置获取相位差信息来实现。前一种方法实现复杂且测量速度不易提高,后面的一种测量方法成本太高。本文主要介绍将TDC芯片应用于经典的电流电压法阻抗测量中,用TDC芯片获取被测信号的相位差信息,从而实现复阻抗实部与虚部分离的新方法,在降低成本的同时实现高精度LCR参数测量。     

基于TDC的无死区频率测量技术研究

在精密时频测控领域中,高分辨率、无死区的时间间隔和频率测量非常关键,而时间数字转换器(Timeto Digital Converter,TDC)是时间频率测量的常用手段.该文研制了基于ACAM公司生产的时间数字转换芯片TDC-GP21和Altera公司FPGA芯片EP4CE6E22C8N的时间频率测量设备,实现了高分辨...     

一种用于高精度SAR ADC的采样失真消除电路

提出了一种新型双板采样的采样失真消除电路,可用于16位差分型高精度SAR ADC。为了消除采样开关导通电阻导致的信号失真,该采样失真消除电路由器件尺寸成比例关系的两条采样路径组成,通过两条路径作差将差分两端的误差电荷相互抵消。相较于传统的顶板采样或底板采样,双板采样放大了差分输入信号的幅值,避免了电荷作差造成的信号衰减。仿真结果表明,在1 MS/s的采样率下,对于300 kHz的正弦输入信号,该采样失真消除电路的总谐波失真降低了15 dB,无杂散动态范围提高了19 dB,采样电路的信噪比为112 dB。     

一种SOI CMOS电脉冲时间间隔测定电路的研制

文章设计了一种SOI CMOS电脉冲时间间隔测定器集成电路。阐述了其工作原理，进行了电路的版图设计，测试了芯片的性能。测试结果表明，该电路测量精度高、工作速度快，且抗辐照性能好，达到了设计要求。     

基于TDC的无死区频率测量技术研究

在精密时频测控领域中,高分辨率、无死区的时间间隔和频率测量非常关键,而时间数字转换器(Timeto Digital Converter,TDC)是时间频率测量的常用手段.该文研制了基于ACAM公司生产的时间数字转换芯片TDC-GP21和Altera公司FPGA芯片EP4CE6E22C8N的时间频率测量设备,实现了高分辨率的时间间隔测量,测量分辨率达到13ps.同时采用时间间隔测量模块两两组合的方式实现了无死区频率测量,创新性地采用每组3个TDC芯片,共4组搭建了时间频率测量系统,并对组内3个TDC芯片测量结果采用平均值滤波法,使频率测量稳定度达到1.1×10-11@5.6×10-15@10000 s,与商用K+K FXE频率计数器指标相当.本设备具有体积小、无需校准、成本低等优点,能够广泛应用到高精度时间间隔和精密频率测量领域中.     

具有5ps分辨率的时间数据转换仪（TDC）

Acqiris U1050A时间数字转换仪（TDC）产品系列增添一新成员。该新款产品具有优异定时分辨率,适用于通信、核研究及武器物理等应用领域中进行精密定时测量及时间间隔分析。     

一种区域性覆盖星座设计与仿真方法

主要研究了对地面目标进行连续覆盖的星座设计问题。首先分析了星座最小仰角与星下点轨迹、轨道高度的关系,然后推导了对覆盖性能有重要影响的星间覆盖间隔时间和轨道面覆盖间隔时间的计算公式,提出理论算法与STK仿真相结合优化星座设计的方法,给出适合于中国的非静止轨道星座方案。仿真结果表明,该星座能对中国实施24h不间断覆盖通信。     

一种通用的时间数字转换器码密度校准信号产生方法及其实现

该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法,该方法基于相干采样理论,通过合理设置TDC主时钟和校准信号之间的频率差,结合输出信号保持电路,产生校准用的随机信号,在码密度校准过程中,随机信号均匀分布在TDC的延时路径上,实现对TDC的bin-by-bin校准。基于Xilinx公司的28 nm工艺的Kintex-7 现场可编程门阵列(FPGA)内部的进位链实现一种plain TDC,利用该方法校准plain TDC的码宽(抽头延迟时间),研究校准了2抽头方式下的TDC的性能参数,时间分辨率(对应TDC的最低有效位,Least Significant Bit, LSB)为24.9 ps,微分非线性为(–0.84～3.1)LSB,积分非线性为(–5.0～2.2)LSB。文中所述的校准方法采用时钟逻辑资源实现,多次测试考核结果表明,单个延时单元的标准差优于0.5 ps。该校准方法采用时钟逻辑资源代替组合逻辑资源,重复性、稳定性较好,实现了对plain TDC的高精度自动校准。该方法同样适用于其他类型的TDC的码密度校准。     

Pulse shrinking time-to-digital converter for UWB application

A kind of architecture of Time-to-Digital Converter(TDC) for Ultra-WideBand(UWB) application is presented. The proposed TDC is based on pulse shrinking, and implemented in a Field Programmable Gate Array(FPGA) device. The pulse shrinking is realized in a loop containing two Programmable Delay Lines(PDLs) or a two-channel PDL. One line(channel) delays the rising edge and the other line(channel) delays the falling edge of a circulating pulse. Delay resolution of PDL is converted into a digital output code under known conditions of pulse width. This delay resolution measurement mechanism is different from the conventional time interval measurement mechanism based on pulse shrinking of conversion of unknown pulse width into a digital output code. This mechanism automatically avoids the influence of unwanted pulse shrinking by any circuit element apart from the lines. The achieved relative errors for four PDLs are within 0.80%–1.60%.     

基于FPGA的时间间隔测量系统的设计

为了解决电容充放电放大电路测量时间间隔的不稳定,采用复杂可编程芯片FPGA设计实现精密时间间隔的测量。FPGA的锁相环（PLL）电路得到高频时钟,时钟管理器（DCM）实现高速时钟移相,内插时钟得到高精度时间测量。通过在光电回波脉冲时间间隔测量系统中验证,该设计可以得到200ps的时间间隔测量精度。采用FPGA芯片设计的数字化测量系统,具有集成度高,性能稳定,抗干扰强,设计方便等优点,能广泛应用于科研和生产中     

基于TDC-GP22的脉冲激光测距系统设计

为满足激光测距领域大量程、高精度、高分辨率的应用需求,设计了一种高精度脉冲激光测距系统。系统基于最小可分辨45ps的专用计时芯片TDC-GP22实现高精度、高分辨率的时间间隔测量,并采用高带宽放大电路及恒比定时时刻鉴别方法提高系统精度。详细论述了TDC-GP22时间间隔测量模块的硬件设计及软件流程。实验结果表明,该系统的测量分辨率达45ps,对时间间隔1μs内的测量精度可达60ps,对应150m测距精度可达1cm;对时间间隔1μs以上的测量精度可达1ns,对应千米级测距精度可达0.15m,满足高精度距离测量的应用需求。     

基于TDC7201芯片的高精度激光脉冲飞行时间测量模块研究

设计了一种高精度、高线性度、轻小型激光脉冲飞行时间测量模块。结合TDC7201芯片在时间测量方面的优势,将其作为时间测量核心部分,并将STM32F103RET6微控制器作为主控芯片来控制整个模块的工作。实验结果表明,该模块在12 ns~100 μs时间间隔范围内的时间测量精度最高可达4.1 ps;测量结果的线性拟合相关系数为1,且能够测量激光脉冲主波与5个回波之间的时间间隔。该模块可满足基于硅光电倍增管(Silicon Photomultiplier, SiPM)的脉冲式激光测距系统的高精度、高线性度、多回波、轻量化等实际应用需求。     

1PPS接口时间同步性能测试方法探讨

介绍了时间间隔测试基本原理,结合两类测试仪表对测试用例进行了分析,并就搭建测试系统提出了建议。