高效能,低功耗DDR2控制器的硬件实现

随着SoC芯片内部总线带宽的需求增加,内存控制器的吞吐性能受到诸多挑战。针对提升带宽性能的问题,可以从两个方面考虑,一个办法是将内存控制器直接跟芯片内部几个主要占用带宽的模块连接,还要能够对多个通道进行智能仲裁,让他们的沟通不必经过内部的AMBA总线,甚至设计者可以利用高效能的AXI总线来加快SoC的模块之间的数据传输。另一个办法就是分析DDR2SDRAM的特性后设计出带有命令调度能力的控制器来减少读写次数,自然就能够降低SoC芯片的功耗,为了节能的考虑还要设计自动省电机制。本文为研究DDR2SDRAM控制器性能的提升提供良好的思路。     

基于FPGA的DDR3高速图像缓存策略

为满足图像处理领域多帧累计成像对高帧频、高分辨率数据的实时的采集与缓存的要求,外接大容量DDR3,并充分利用其带宽是亟待解决的问题。结合Xilinx提供的MIG_v4.0IP核,引入读写FIFO和读写逻辑控制模块,提出了一种基于DDR3的读写访问策略,可以提高DDR3带宽的利用率。测试结果表明,在DDR3 PHY接口工作频率400M的情况下,带宽利用率可达到90%以上。不失一般性,本文提出的访问策略对普通的高帧率、高分辨率图像的高速缓存同样能够提供有益参考。     

基于DDR模组阵列的超高速数字图像存储技术

针对光电跟踪测量系统高精度测量对高帧频、大靶面图像传感器图像数据超高速实时存储的需求,提出基于DDR模组阵列的超高速数字图像存储方案.该方案采用大容量DDR双列直插内存模组(DIMM)阵列作为存储介质,使用现场可编程门阵列(FPGA)实现DDR模组阵列控制器,在实验中实现数据率为1 000 Mb/s的超高速大容量数据实时存储,且其理论的最高数据存储速率可达1 828 Mb/s.     

基于FPGA的DDR2_SDRAM控制器用户接口设计

基于对高带宽数据高速存储的项目需要,选择大容量、成本低、读写速度快的DDR2-SDRAM作为本地存储器,在Stratix系列FPGA开发板上借助硬件描述语言设计了一套控制器用户接口设计方案.该方案基于Synopsys公司出产的DDR2-SDRAM控制器IP核,利用设计的桥接模块用于桥接时序不同的Altera公司提供的硬...     

基于FPGA的多路实时视频处理系统设计

基于FPGA平台,采用双线性插值缩放算法,实现了对多路实时视频任意比例的缩放。进行了DDR3的读写逻辑设计,采用乒乓操作以及多通道读写仲裁模块,实现了实时的图像缓存。采用Alpha叠加融合算法,实现了对多路视频任意位置的漫游叠加,以及任意通道视频透明度的调节。实验结果表明,本次设计的多路实时视频处理系统,实现了最大分辨率为3 840×2 160、最低分辨率为100×100的缩放,能够灵活改变叠加位置的大小和位置,图像清晰、无闪屏、无错位情况的发生。     

NAS的逆袭

当IT网络系统发展到一定规模后,计算机设备上的单一磁盘就很难适应数据存储的需求,出现了容量的限制、速度的限制、访问带宽的限制。于是,存储控制器应运而生,它采用了独立处理芯片来处理、协调多块磁盘之间的访问和数据读写组合;更进一步地,将计算机技术和存储控制器进一步整合,就有了存储阵列     

大容量机载存储系统设计与仿真评价

针对航电系统中的大容量高带宽存储和机载模块通用性问题, 通过研究机载存储系统架构, 提出了通用扩展机载存储系统架构, 满足机载存储模块的通用性需求。在分析该架构下SIL3132控制器工作原理和机载存储系统关键技术基础上, 设计并实现了基于VxWorks的大容量机载存储系统驱动,最后对大容量机载存储系统的读写性能进行仿真分析, 结果表明大容量高带宽存储系统是一种高效的机载存储系统。     

高速图像处理系统中DDR2-SDRAM接口的设计

为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理系统平台并进行了连续读/写标准VGA格式图像数据的实验,在显示端得到了清晰不掉帧的图像结果,具有结构简单和高速存取图像的特点。     

一种适用于DDR存储器控制电路的命令间时序控制验证方案

相变存储器(PCM)作为一种新型存储媒介，具备了高传输速率与非易失性的特点，可以同时满足内存与外存的应用需求，在实际应用中需要根据其特性设计相应的存储器控制电路.本文针对于使用了DDR传输协议的相变存储器读写电路，为满足其验证过程中的时序控制需求，提出了一种适用于PCM控制器的基于通用验证方法(UVM)的验证方案.该方案将命令间时序控制功能从UVM中的序列发生器模块转移到了驱动模块中，通过建立命令队列与时间表来优化这一控制过程，简化了时序判断结构.为了解决PCM读写速度差距导致验证模型数据阻塞的问题，采用了system Verilog中的旗语机制对命令与数据进行了并行化处理，以较简单的代码结构避免了高数据延迟导致后续命令数据发送被阻塞.结果表明，随着UVM中驱动模块的测试用例数从2000个提高到100,000个时，仿真效率提升幅度从20%提高到了127%,大幅提高了仿真效率；并且实现了读延迟期间穿插写命令的数据、命令并行控制效果.本文提出的方案优化了原有控制电路的验证结构，也可以作为各类DDR存储器验证环境的参考.     

基于Zynq的医用内窥镜视频流采集与处理系统设计与研究

本系统在Xilnx公司推出的Zynq系列ARM+FPGA SoC平台上进行软硬件协同设计，充分发挥Zynq集成的ARM和FPGA的处理优势，完成医用内窥镜解码采集、处理与显示。本系统由FPGA采集以OV6946为核心的医用内窥镜经OV426桥接IC转码后的数字信号图像，通过AXI4总线缓存到ARM端的DDR3，经ARM做部分处理后再次缓存并由VDMA读出并转换为AXI4-STREAM。通过Vivado HLS编写输入输出接口均为AXI4-STREAM的视频流处理算法，固化到 FPGA端运行，经过HDMI显示到显示器。实验结果表明，在HDMI显示器可以观察到经算法实时处理的OV6946的视频流，保证低功耗的同时也完成了高性能、实时的视频流处理。     

串行Flash在图像存储系统中的应用

介绍串行SPI接口Flash存储器M25P64的工作原理,利用该Flash作为FPGA的代码配置芯片,同时用作图像存储系统的存储器.在图像采集系统中,利用DDR SDRAM存储器作为帧缓存,将需要存储的图像先写入DDR存储器,写入一帧图像后,从DDR中每次连续读出一行图像数据至Flash写缓冲,经Flash控制器模块写...     

基于FPGA的微光视频采集与预处理系统设计

针对当前微光视频图像采集与处理系统中数据处理量与系统实时性之间的矛盾,设计了一种基于现场可编程门阵列(Field Programmable Gate Array, FPGA)的实时信号采集与预处理系统。该系统以高性能Xilinx A7系列芯片为主控芯片,使用两片第二代双倍数据率同步动态随机存取存储器(Double-Data-Rate Two Synchronous Dynamic Random Access Memory, DDR2 SDRAM)作为核心存储器件,并定制超感光互补金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)传感镜头作为视频图像采集器件。完成系统的硬件设计之后,通过Xilinx Vivado平台以及Matlab进行软件系统的工程设计与仿真分析,实现了微光环境下视频图像的采集、存储、处理与显示的全过程。实验结果表明,该系统采集的微光视频图像实时性好、动态画面流畅。     

基于ZYNQ的CPFSK数字解调的设计与实现

传统数字调制解调设计采用FPGA+DSP或ADC的模式，通过传输总线完成数据的存储与传输，针对传输总线设计困难的问题，采用Xilinx新平台ZYNQ，充分利用PL部分并行运算能力强的特点完成了CPFSK解调算法IP核的设计，PS部分通过AXI总线访问IP核，传输速率高达10 Gbit·s-1，提高了对调制信号的处理速度，增加了系统的灵活性，降低了系统的体积和功耗，且便于在机载车载环境下的应用。     

视频格式转换系统中DDR控制器设计

提出了面向高清的视频格式转换系统,设计了一种基于状态机且适用于视频格式转换的DDR SDRAM控制器系统结构和状态转移控制流程.该控制器能实现2片DDR SDRAM乒乓读写切换,完成整个视频的传输.最后对控制器的电路进行了仿真,并在Xilinx的Spartan3E系列上实现了DDR SDRAM的连续读写,为集成电路技术...     

A Parallel VLSI Video/Communication Controller

This paper presents a VLSI architecture specifically designed as a video/communication controller to support emerging applications in the area of video/data communications. The controller is a parallel architecture consisting of three (3) processing modules, a shared memory with four (4) banks and two (2) input/output modules and operating at the transfer speed of 622 Mbits/sec. The processing modules and memory banks communicate through a low cost interconnection scheme able though to perform at system's required data transfer rate. The entire system constitutes a component which can accommodate a switching system as an intelligent buffer with real time processing and multiplexing capabilities. The component performs operations on fixed and/or variable length packets of data on a stream basis. The architecture embeds both the processing and the memory modules, thus producing a system on a chip solution.     

基于AXI4-Stream总线的数字视频接口IP核设计

针对数字视频IP核间高速流数据传输,设计并实现了一种基于AXI4-Stream总线的数字视频接口IP核,对外部输入ITU601格式的数字视频信号,将其格式转化为符合AXI4-Stream总线协议的信号,并通过IP核的主端口输出到下一级IP核的从端口。采用Xilinx ISE Design Suite 14.6软件综合设计实现,结合ISE自带ISim软件完成功能仿真,通过实际硬件电路验证了设计的正确性及可行性。     

基于FPGA高速视频图像实时采集与处理系统设计

针对高速视频图像实时采集与处理系统处理数据量大与系统实时性之间的矛盾,设计了一种基于高性能FPGA的高带宽处理系统。采用Cyclone IV GX系列芯片为核心处理器,4片DDR2构造64位总线。完成了高速系统硬件电路设计,系统主要由高速视频图像传感器、FPGA、DDR2、VGA控制器件等组成。实现了高速视频图像数据的实时采集、缓存、处理、显示等一系列过程。实验表明,利用此系统进行高速视频图像的实时采集、处理与显示时,处理速度快,动态画面流畅,实时性好。     

指纹识别专用IC中ZBT SRAM控制器设计

本文针对指纹识别专用IC设计的特点,设计采用了片外ZBT SRAM.文中提出指纹识别系统中ZBT SRAM总线仲裁策略并设计了ZBT SRAM的控制器,实现了数据流的无缝处理,为指纹识别系统的算法模块提供了符合流水线算法要求的数据存储.本文设计的ZBT SRAM控制器及总线仲裁策略已在Xilinx公司Virtex4系列FPGA-xc4vsx35上通过验证,满足指纹识别系统专用IC对其功能和时序的要求.