X波段低噪声FET放大器

<正> 众所周知,设计产品化的微波低噪声FET放大器,不仅要考虑电性能指标,而且还要考虑可靠性、成品率、工艺和用户使用维护方便等问题。因此,设计时要综合上述情况考虑最优选择。对低噪声性能的考虑一般是;合理选用器件(FET),选取最佳工作点,寻求最佳噪声匹配,尽可能减小电路损耗(尤其是输入电路的插入损耗)和后级贡献。对多级放大器一般都按最小噪声量度概念进行设计,实际设计中第一级主要考虑噪声指标,后级主要考虑增益和其它指标,同时还要考虑实际结构的影响。要求带宽较宽时应采用宽带匹配电路,对其它要求一般都在总体和结构设计时考虑。     

4GHz 80K FET放大器

本文从低噪声FET放大器的实际设计出发,分析了输入匹配电路对噪声性能的影响.从放大器的实际结构讨论了影响放大器噪声性能的因素.使用南京固体器件研究所研制的WC61GaAs MESFET,在3.7～4.2GHz下,得到的结果为:两级放大器增益28dB,三级放大器增益40dB,带内噪声温度小于80K,最小噪声温度为77K.     

硅基毫米波高增益LNA技术研究

针对W波段硅基工艺电路面临的功率增益低、效率低以及噪声差等挑战,本文研究硅基毫米波高增益低噪声放大器（Low Noise Amplifier,LNA）技术。该LNA采用带有射极电感反馈的共射放大器,并通过五级共射放大器级联构成。第一级电路通过提供最小噪声偏置电流,并利用最小噪声匹配实现低噪声性能,后级电路通过提供高增益偏置电流实现高增益性能。另外,为了减小射频信号到衬底的损耗以及信号与旁路元件的耦合,有效提高低噪声放大器的性能,用于匹配电路的电感全部采用传输线形式—接地共面波导。低噪声放大器在中心频率94 GHz处的增益S21达到25.2 dB,噪声系数NF小至5.1dB。在90～100 GHz频段内,输入反射系数S11小于-10 dB,输出反射系数S22稳定在-20 dB左右,芯片面积为500 μm×960 μm。     

焦平面输入电路研究

在混合式焦平面阵列中,探测器和读出电路的耦合通过输入级电路实现。为分析输入电路对探测器-放大器系统性能的影响,用分立元件设计制作了一个三级的前置放大器并进行了模拟实验,实验表明放大器输入级噪声是造成探测器信噪比下降的主要因素,应用中应该选用具有特定噪声性能的放大器与探测器匹配。研究了焦平面中常用的直接注入(DI)和电容反馈放大电路(CTIA)与探测器耦合时在噪声、输入阻抗、工作点匹配等方面应具备的条件。提出了临界输入阻抗的概念,实验表明,当电路的输入阻抗低于此临界值时(对于GaN p?蛳i?蛳n 光伏探测器来说约为106 Ω),焦平面才能获得较高的注入效率。     

GaAs PHEMT低噪声放大器氢效应机理分析北大核心CSCD

GaAs PHEMT低噪声放大器高温电老炼试验过程中存在电流先减小后部分恢复的现象。基于内部气氛检测结果和电路结构分析,认为低噪声放大器电流变化是氢气氛下其内部GaAs场效应晶体管(FET)性能发生退化所导致。因低噪声放大器芯片电路结构特点不能对内部FET直接进行参数测试,为进一步研究GaAs FET的氢效应作用机理,对GaAs FET结构单元开展高温电老炼试验,试验过程中GaAs FET电流变化趋势与低噪声放大器相同。分析了GaAs FET结构单元试验过程中饱和漏电流、夹断电压变化趋势,认为导致GaAs FET电参数先减小是由于沟道二维电子气(2DEG)浓度减小和栅金属与GaAs界面状态改变两种机理共同作用,电参数部分恢复主要是栅金属与GaAs界面状态改变起作用。     

一种共基差分低噪声放大器设计

在无线通信终端中,低噪声放大器是射频接收系统中的第一级有源电路,对系统性能有重要影响.在深入分析噪声的基础上,提出一种采用共基差分输入结构的低噪声放大器,电路包括可控增益放大器和增益控制电路.该结构的低噪声放大器的输出电压直接反映到自动增益控制电路的输入端,根据输出电压幅值的大小,自动增益控制电路的输出电压反馈到低噪声放大器的增益控制电路比较器的输入端,进而影响放大器的总体增益.基于JAZZ 0.35 μmBICMOS工艺设计放大器电路结构,并对电路进行了仿真和分析,结果表明设计的放大器可以更加有效地抑制噪声,低噪声放大器能提供25 dB的增益,噪声系数小于1 dB,灵敏度达到2μV.     

一种低功耗2.4GHz低噪声放大器设计

设计了一个低功耗2.4 GHz低噪声放大器,并详细阐述了电路的噪声匹配理论.该低噪声放大器采用经典的共源共栅结构,为了同时满足共轭匹配与噪声匹配,在输入管的栅源间增加了一个电容Cex.电路设计采用SMIC 65 nm CMOS工艺,并用Cadence进行仿真.仿真结果表明:电路在1.2V电源电压下的功耗小于7 mW,噪...     

2～4GHz MMIC低噪声放大器

采用中国电子科技集团公司第十三研究所的GaAs PHEMT低噪声工艺,设计了一款2~4 GHz微波单片集成电路低噪声放大器(MMIC LNA)。该低噪声放大器采用两级级联的电路结构,第一级折中考虑了低噪声放大器的最佳噪声和最大增益,采用源极串联负反馈和输入匹配电路,实现噪声匹配和输入匹配。第二级采用串联、并联负反馈,提高电路的增益平坦度和稳定性。每一级采用自偏电路设计,实现单电源供电。MMIC芯片测试结果为:工作频率为2~4 GHz,噪声系数小于1.0 dB,增益大于27.5 dB,1 dB压缩点输出功率大于18 dBm,输入、输出回波损耗小于-10 dB,芯片面积为2.2 mm×1.2 mm。     

双频段低噪声放大器的设计

适应多标准移动通信终端的迅速发展,设计了能够在800 MHz和1.8 GHz两个不同频段独立工作的低噪声放大器.放大器使用噪声性能优良的SiGeHBT管子,采用Cascode结构减小Miller电容的影响,发射极串联电感消除放大器输入端噪声系数和功率匹配的耦合,输入匹配电路采用单通道串并联LC电路,计算串并联电感和电容值,可以在两个工作频点发生谐振.输出端通过调整负载阻抗到50Ω,采用简单的电路实现功率输出.ADS的仿真结果表明,本文设计的低噪声放大器在800MHz和1.8 GHz两个工作频段的S21分别达到了24.3 dB和21.3 dB,S11均达到了-13 dB,S22均在-27dB以下,两个频段的噪声系数分别为3.3 dB和2.0 dB.     

12GHz低噪声MMIC放大器

<正>据《Semicon.NEWs》1989年第8期报道,日本三菱电机株式会社光微波器件研究所现已研制成在12GHz下噪声系数为1.58dB,增益29dB的世界最高性能的低噪声MMIC放大器.该放大器采用具有均匀性、重复性好的自对准多层金属栅结构超低噪声GaAs FET工艺,并使噪声和阻抗的匹配电路开始单片化.与以前采用凹槽型的GaAs FET放大器相比,性     

Ka波段单片低噪声放大器

利用0.25 μm GaAs PHEMT工艺设计并制作了一种Ka波段低噪声放大器芯片.提出了适用于低噪声放大器的PHEMT器件特征.电路采用四级级联结构.利用微带电路实现输入、输出和级间匹配.通过对电路增益、噪声系数和驻波比等指标进行多目标优化,确定了器件参数.该放大器测试结果为:26.5～36 GHz频段内增益大于20 dB;多数测试点噪声系数小于3 dB,其中34 GHz频点噪声仅为1.94 dB;芯片面积2.88 mm×1 mm.     

混合集成三厘米FET放大器

<正>在厘米波段,中等带宽的混合集成FET放大器的输入电路形式大致可有:1.离器件(FET)有一定相移长度的线段,使FET输入阻抗实数化,再经λ/4阻抗变换器与信号源获得低噪声匹配.2.在器件的输入处并联一段阻抗及其长度合适的短截线,使FET输入阻抗实数化,再经λ/4阻抗变换器与信号源获得低噪声匹配.3.主传输线在靠近器件输入处的特性阻抗及其电长度有一合理的数值,使FET与信号源获得低噪声匹配.4.在不清楚器     

一种新型圆极化接收有源集成天线的设计

提出了一种新型圆极化接收有源集成天线的设计方法,采用有源放大与无源辐射部分一体化设计理念,通过合理改变天线的输出阻抗,直接与低噪声放大器晶体管输入端进行匹配,省去了传统设计中的复杂匹配网络,降低了天线前端的匹配损耗,改善了天线接收系统的噪声和增益。利用此方法设计了一款C波段圆极化接收有源集成天线。测试结果表明:相对于传统设计方法,该方法在方向图和轴比性能基本相同的情况下,阻抗带宽改善了3%,输入端匹配损耗减小了0.3 dB,同时简化了电路结构。证明了该方法的有效性。     

基于噪声抵消技术的低功耗C频段差分低噪声放大器

设计了一款"基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4设计了一款??基于噪声抵消技术的低功耗C频段的差分低噪声放大器。该放大器由输入级、放大级以及输出缓冲级3个模块构成,其中输入级采用电容交叉耦合的差分对与直接交叉耦合结构差分对级联,实现输入匹配及噪声抵消;放大级采用具有电阻-电感并联反馈的电流复用结构来获得高的增益、良好的增益平坦性及低的功耗;输出缓冲级采用源跟随器结构,实现良好的输出匹配。基于TSMC 0.18 μm CMOS工艺库,验证表明在C频段,放大器的增益为20.4??0.5 dB,噪声系数介于2.3~2.4 dB之间,输入和输出的回波损耗均优于-11 dB,稳定因子恒大于1,在6.5 GHz下,1 dB压缩点为-16.6 dBm,IIP3为-7 dBm,在2.5 V电压下,电路功耗仅为6.75 mW。     

4GHz低噪声GaAsFET放大器的研制

本文介绍已用于卫星通信地面接收小站,取代常温参放作为前置低噪声放大器的4GHz低噪声AaAsFET放大器的研制情况。文中分析FET放大器的噪声模型;阐明FET放大器的噪声与频率及温度的关系;提供放大器电路的设计与调整方法;最后给出由两级FET组成的放大器的实测性能:增益G>20dB,平坦带宽B>500MHz,整机噪声温度Ter≤150K(含输入波导隔离转换及接收机后级的影响),增益波动△G<±0.5dB,增益斜率△G/△f≤±0.2d B/50MHz,群时延τ_(P-P)≤0.4ns/任意50MHz,1dB增益压缩点的输出功率P_(out)=+4dBm,三次交调产物与载波比I/G≤55dB,工作环境温度t=-40℃～+50℃。     

用于802.11a系统的5.8GHz 0.18μm CMOS全集成低噪声放大器设计

通过对输入匹配、噪声和线性度的分析,给出了改进低噪声放大器综合性能的方法.利用软件对电路进行噪声优化,设计出了一个0.18μm CMOS工艺的5.8GHz全集成低噪声放大器.采用工艺厂家提供的电感测试数据进行参数提取,得到精准的电感模型并用于电路仿真.设计结果是整个电路功耗13mW,功率增益为14dBm,噪声系数为2.05dB,线性度指标IIP3为-1dBm.     

采用噪声抵消技术的宽带SiGe HBT 低噪声放大器设计

宽带低噪声放大器的输入匹配需要兼顾阻抗匹配和噪声匹配.通常,这两个指标是耦合在一起的.现有的宽带匹配技术需要反复协调电路参数,在阻抗匹配和噪声匹配之间折衷,给设计增大了难度.提出一种噪声抵消技术,通过两条并联的等增益支路,在输出端消除了输入匹配网络引入的噪声,实现阻抗匹配和噪声匹配的去耦.基于Jazz 0.35 μm SiGe工艺,设计了一款采用该噪声抵消技术的宽带低噪声放大器.放大器的工作带宽为0.8-2.4 GHz,增益在 16 dB以上,噪声系数小于3.25 dB, S11在-17 dB以下.     

GaAs MMIC和功率MESFET的激光通孔接地技术

<正> 众所周知,在微波电路和某些器件中直流接地和微波接地是极为重要的。常用的方法有通孔接地和边缘接地两种。在GaAs MMIC和功率 MESFET中,由于芯片面积小,要求集成度高,一般均采用这两种方法。通孔接地比边缘接地更优越,它占用芯片面积小(孔径一般为40μm左右),并给电路布线带来极大的灵活性。低噪声GaAs MMIC FET放大器管芯源极采用通孔接地,可有效地减小源接地电感和接地线的损耗,从而改善放大器的增益和噪声性能。功率GaAs MESFET(尤其是内匹配多胞大功率GaAs MESFET)通孔接地除减小源接地电感外,还可降低热阻,从而提高器件性能。     

运用级间并联电感的级联CMOS低噪声放大器的优化设计

本文介绍了一种运用级间并联电感优化CMOS低噪声放大器的设计方法。传统的级联低噪声放大器可以从两级级联放大器的角度出发,视为共源级和共栅级的级联,由于共栅极的极好的隔离性,两级放大器可以分别设计。理论分析表明：在共源极和共栅极间引入级间匹配网络,即并联一个电感加强两极间的耦合,可以有效的改善低噪放的功率增益和噪声性能。文章最后用一个工作于5GHz的低噪放的设计实例,验证了理论分析的正确性。     

利用Cadence设计COMS低噪声放大器

结合一个2.4 GHz CMOS低噪声放大器(LNA)电路,介绍如何利用Cadence软件系列中的IC 5.1.41完成CMOS低噪声放大器设计.首先给出CMOS低噪声放大器设计的电路参数计算方法,然后结合计算结果,利用Cadence软件进行电路的原理图仿真,并完成了电路版图设计以及后仿真.仿真结果表明,电路的输入/输出均得到较好的匹配.由于寄生参数,使得电路的噪声性能有约3 dB的降低.对利用Cadence软件完成CMOS射频集成电路设计,特别是低噪声放大器设计有较好的参考价值.