一种以单片机为核心的FPGA配置系统

给出了一种以单片机为核心的FPGA配置系统,该系统可实现与PC机的通信,可实现多功能电路结构重配置技术,且结构简洁、携带方便、能适应现场工作的需要。     

基于FPGA的增量式PID控制器的研究与实现

PID控制器的可靠性与实时性是使运动控制系统精确定位的重要环节,本文在分析数字PID控制算法的基础上,采用现场可编程逻辑门阵列(FPGA),应用自顶向下的设计方法,采用硬件设计语言VHDL语言进行编程,设计了增量式数字PID控制器.仿真结果表明,该设计方法是可行的,设计模块正确.     

一种基于FPGA的微处理器系统

介绍了一种基于FPGA芯片的微处理器系统 ,阐述了系统的组成与设计原理 ,给出了主要的仿真结果 .该系统用VHDL语言设计 ,具有多种指令 ,可实现四位操作数的各种运算 ,可用于片上系统的控制模块 ,充分展示了FPGA的强大功能和优越特性 .     

基于EAPR的动态部分可重构系统研究及实现

该文采用最新的基于EAPR的动态部分重构的方法,利用IP核构建片上系统的思想,设计出PowerPC405加FPGA的硬件平台设计可重构系统,FPGA采用CompactFlash配置方式,由硬核处理器PPC405控制内部配置访问接口实现动态部分可重构.该设计实现了硬件资源的时分复用,提高了FPGA的利用率,缩短了重配置时...     

基于FPGA的高速RS编码器的设计与实现

本文主要研究RS时域编码器。首先分析了有限域下的RS码编码理论,并侧重于实现常系数并行乘法器。文中使用Verilog HDL语言的RS（255,239）编码器的设计方法,并搭建了验证平台,使用QuartusII验证功能和时序的正确性。最后,使用Modelsim仿真出结果,与Matlab仿真计算的结果一致。结果表明,编码器性能良好,与现有的设计相比,速度快和占用的硬件资源少。     

Manchester编码器的FPGA设计与实现

介绍一种用现场可编程门阵列FPGA实现Manchester编码器的VHDL设计方案,给出了一些重要模块的VHDL源代码。该设计方案已经用QuartusⅡ综合通过,并适配到具体的FPGA器件APEX20KE系列,时序仿真结果与理论相吻合,时序分析表明数据传输率可达22.5 Mb/s。     

基于FPGA的Turbo码交织器的设计与实现

根据组合交织器的设计思想，提出一种新的组合交织方案，即隔行写入分组螺旋式对称交织方案，给出了利用现场可编程门阵列（FPGA）设计实现这种组合交织器的方法，在MAX＋PLUSⅡ软件开发环境下仿真的结果表明，设计的组合交织器具有误码率低、处理速度快、易于修改等优点，具有较高的实用性．     

无线显示适配器的ME结构设计与FPGA实现

为保证无线显示适配器对视频进行实时压缩编码,提出了一种基于全搜索块匹配算法的运动估计硬件结构,并在FPGA上实现。结构采用二维processsing element（PE）阵列,设计的搜索窗寄存器阵列可获得搜素范围数据最高的复用率,经过优化的PE单元结构减少了对硬件资源的需求。实验结果显示,系统运算速度快,PE利用率高,在工作主频35.6 MHz下,能实时完成1 280×720@30fps视频编码,可用于无线显示适配器的编码端。     

WCDMA系统中Turbo码译码器的FPGA实现——高效实现Log-MAP算法的硬件结构

在深入研究Turbo码译码算法的基础上,提出一种高效实现log-MAP算法的硬件结构,基于此结构实现的用于宽带码分多址系统的Turbo码译码器具有较低的误码率和较小的译码延迟.     

基于FPGA实现TMS320VC3X与SDRAM接口

同步动态随机存储器(SDRAM)具有高速,大容量,价格低廉等优点,因而成为缓冲存储器的首选,但是SDRAM控制时序比较复杂,不能与DSP直接接口,这极大地限制了它的广泛应用。为了满足电力系统运行对故障数据的精度和实时要求,本文作者基于FPGA提出了一种简单易用的方案,用VHDL语言实现TMS320VC3X与SDRAM的接口。     

可重构RISC微处理器的FPGA实验方案的研究

利用FPGA的可重构特性,设计了一个基于精简指令系统的微处理器。该处理器采用微程序控制器思想,可完成指令的译码、执行以及数据的加工处理,通过Altera公司的QuartusⅡ9．0软件并结合EDA技术完成了核心电路的设计,硬件平台是型号为EP2C8Q240C8的FPGA芯片。该实验方案优势在于开发成本低、功耗低、可重构性,对设计成果进一步改进可适用于大多数嵌入式系统,其硬件可重构的特点对于提高信息安全性也有一定的作用。     

可变长移位寄存器在高速数据采集中的应用与FPGA实现

为改善高速数据采集系统的信噪比(SNR)和死区时间(dead-time),提出了一种将可变长度移位寄存器应用于高速数据采集系统的方案,给出了其FPGA的实现方法。仿真结果表明,该方案既提高了高速数据采集系统的信噪比又减小了系统的死区时间。     

基于FPGA的TCP/IP协议数据传输研究

通过FPGA来实现TCP/IP协议栈以及以太网MAC控制器,不仅具有FPGA本身功耗低、面积小、可靠性高的优点,还可以达到非常高的数据处理速度,从而提升整个系统的性能.采用Mentor制版软件设计一款基于Spartan6系列FPGA的PCB板,根据TCP/IP协议采用Verilog HDL和VHDL语言编写数据输入输出模块程序代码,基于ISE测试工具进行硬件和软件测试,完成整个系统的性能测试.系统硬件和软件测试结果表示本设计系统性能良好,能够进行数据高速的传输,且不占用CPU资源,系统性能良好,运行稳定可靠.     

基于μC/OS-Ⅱ软/硬件任务管理的可重构系统实现

该文设计了一种基于全新体系架构的软/硬件任务管理的局部动态可重构嵌入式系统,并在该系统上移植了实时操作系统μC/OS-II,实现了单芯片上软/硬件任务管理的动态部分可重构系统.实验结果表明,硬件任务可以和软件任务一样灵活的实时调度运行,相比于传统的硬件固定系统,资源利用率节约了50%以上,而相比于传统的软件处理器,执行...     

基于FPGA的蝶形运算的设计与实现

本文以FFT算法和CORDIC算法为基础,通过理论分析,提出一种改进的CORDIC流水线结构并设计了FFT的蝶形运算单元,将硬件不易于实现、运算缓慢的乘法单元转换成硬件易于实现、运算快捷的加法单元,并根据基4算法的寻址特点设计了简单快速的地址发生器。系统整体采用流水线的工作方式,使整个系统的数据交换和处理速度得以提高,经过时序仿真和硬件仿真验证,运行速度达到100MHz以上。     

一种改进的CCK调制解调方案与FPGA实现

提出了一种新的802.11b无线局域网物理层调制解调方法,可以把传输速率提高到17.6 Mbit/s。基于多相位补偿码理论,给出了16 bit补偿码的表达式和在加性高斯白噪声信道下的性能分析。计算机仿真结果表明,16 bit补偿码比802.11b标准中8 bit补偿码具有更好的性能。最后给出了解码的FWT(fast Walsh transform)算法以及调制解调系统的现场可编程门阵列(FPGA)硬件实现。     

基于Hilbert变换的单边带调制系统及FPGA实现

为解决单边带调制方法因在载波调制技术中难以实现而不被广泛应用的问题,对单边带调制方法进行了研究,提出了基于Hilbert正交变换的单边带调制算法,以及该算法的FPGA（Field Programmable Gate Arrays）实现。建立了Matlab的系统分析模型,采用DSP Builder设计了单边带调制程序,并通过Modelsim对该程序进行了仿真,得到了理想的单边带调制的波形。仿真结果表明,100阶有限冲击响应滤波器可以理想地逼近Hil-bert变换器。该算法共占用了15%的FPGA系统资源,有效降低了使用成本,并且在声频定向扬声器中获得了实际应用。     

基于FPGA的HDB3编解码器的设计与实现

为了满足基带传输系统中传输码型无直流分量、低频分量少、便于提取定时时钟和具有一定的检错能力等要求,选择HDB3码并结合FPGA集成度高、速度快的特点,用ALTERA公司的Cyclone系列FPGA芯片EP2C8T144C6实现了HDB3编解码电路的设计.该设计提高了整个通信系统的集成度,克服了分立硬件电路带来的抗干扰差和不易调整等缺陷.实验结果表明：系统的传输误码率低于10 6.该设计可应用到实际的通信系统传输中.     

FPGA的动力电池检测系统研究

为提高动力电池使用效率,提出了一种基于FPGA的动力电池检测系统的设计方案.采用AD转换芯片实现对电池电压、电流的采集,数字温度传感器对温度进行采集,再通过软件实现对数据的处理和实时显示.系统运行稳定,数据处理能力强,集成度高,易于扩展.     

基于FPGA的单稳态脉冲展宽电路的设计与实现

在数字电路中,经常需要对脉冲信号进行展宽或者压缩,以便后续处理.传统的方法是采用分立元件搭建的单稳态电路实现,针对这种电路的精度和稳定性易受外部环境的影响而变化,不适合在高精度和复杂环境下使用的状况,通过对用可编程逻辑器件FPGA实现单稳态脉冲展宽电路的功能进行研究,设计出三种基于FPGA的单稳态脉冲展宽电路,并进行了电路的仿真和测试比较,结果表明采用时钟计数方法实现的单稳态脉冲展宽电路不仅能有效、方便地对输入脉冲进行展宽和压缩,而且还极大地提高了电路的可靠性和脉冲处理的精度.