基于FPGA的多制式视频转换系统

分析了视频转换中的关键技术，即，视频扫描转换和视频图像处理的基本原理，并给出了一种实际的实现方案，构建了以FPGA为控制核心的视频转换硬件系统。利用FPGA对整个系统进行编程配置，灵活地对系统进行控制，实现从非标准视频制式到标准视频制式以及标准制式之间的相互转换。     

FPGA在多制式视频转换系统中的应用

介绍了视频制式转换的基本原理，提供了一个以FPGA为控制核心的系统设计，并通过分析和实际应用征明了该系统的高性能和灵活性。     

基于FPGA的视频格式转换系统设计

针对电视制式PAL/NTSC信号输出VGA显示格式的解决办法,详细讲述了基于FPGA视频格式转换系统的设计实现。采用CycloneⅢ系列的EP3C16F484C6作为核心处理器件,实现了NTSC/PAL制式视频的解码、色空间转换（CSC）、帧速率转换和隔行逐行转换、缩放、视频DAC转换,最终实现分量R、G、B的VGA视频格式的视频输出,分辨率可达1 600×1 200@100 Hz。     

基于PowerPC+FPGA的视频处理器设计实现

介绍了一种基于PowerPC和FPGA构架的设计方案,阐述了图像处理硬件部分的组成的原理和结构,包括视频解码输入部分,后端的编码输出部分,以及在FPGA内的处理,主要是对图像进行了隔行转逐行、叠加和选择。同时给出了通信过程中的数据流流通过程和方式。设计的图像处理器可以实现初步转换视频制式和通信方式,并可实现叠加和切换。可以进一步处理实现PAL视频与VGA视频的转换。     

基于FPGA的视频转换系统设计

摘要：为解决不同视频系统之间显示时序、色彩空间、帧频、分辨率等不一致的问题,设计了一种以FPGA为控制核心,DDR2 SDRAM为高速缓存的视频转换系统,该系统从图形工作站采集到DVI视频,先进入高速缓存模块,然后通过视频转换算法在FPGA内部完成色彩空间及帧频转换,最后控制硬件实现PAL视频输出,完成了由DVI视频向PAL视频的转换。经长期测试证明：该系统稳定可靠,达到设计要求。     

一种高帧频数字相机实时显示系统的研制

针对高帧频数字摄像机没有模拟输出,不能在普通的视频监视器上显示的问题,研究设计了一种用于高帧频数字摄像机的实时显示系统.利用FPGA实现相应的转换控制,实现方法是将数字摄像机输出的图像数据,首先进行Camera Link标准到TTL标准的转换,转换后的数据存储在FPGA中的双端口存储器中.然后对存储器中的图像数据按一定标准进行读取,并经过数/模转换产生模拟信号,叠加符合国家标准的视频同步信号,最后转换成为标准视频信号,可在普通监视器上显示图像.另外变换后的信号有利于远距离传输,并且可使系统调光时采用普通视频信号检测.采用此种小型系统能使非标准摄像机应用得到进一步扩展.     

一种基于FPGA的视频播放器

针对视频信号制式多、数据量大、特别是对时序要求严格的特点,设计并实现了一种基于"FPGA+SAA7111A"结构的嵌入式视频播放器。利用现场可编程门阵列(FPGA)的可重构特性,采用一片FPGA同时完成视频解码芯片的配置、图像信号的采集与TFT LCD的驱动控制。经过测试,该设计能够满足PAL/NTSC两种制式彩色复合视频信号的需要,实现较高画面质量的视频播放。     

基于SVGA与PAL视频双接口嵌入式成像系统

本文介绍了一种基于SVGA显示接口和PAL制式视频接口两种显示接口的成像系统,两种显示接口共用同一块图像存贮器,能实现图像的动态实时显示。系统采用SOPC技术,将32位CPU、SVGA时序控制单元、PAL制视频控制单元及实时成像控制单元集成嵌入在一片FPGA芯片中。     

基于FPGA的视频采集与显示系统设计

设计了一种基于FPGA的VGA接口视频显示系统.系统可以分为视频解码芯片的配置模块、FPGA采集模块、片外SRAM存储模块、VGA控制器模块和D/A模块.实现过程中,通过FPGA对SAA7111配置进行初始化,得到经过A/D转换的RGB格式视频信号,利用采集控制模块将这些视频信号保存到SRAM.VGA控制模块读出SRA...     

一种无线视频传输系统的实现

提出了一种基于H．261标准和蓝牙标准的视频压缩算法的无线传输系统。系统以自主研制开发的H.261标准的视频编、解码板为平台，通过蓝牙进行无线视频数据传输，在编解码板和蓝牙模块之间采用了简单方便而且技术相对成熟的高速UART，并采用FPGA来实现，能通过软件实现对数据码流的控制。因此，系统很好地实现了视频数据压缩算法和传输方式的可升级性。实际应用表明，该系统取得了良好视频效果，具有很好的应用前景。     

基于FPGA+SoPC的视频图像处理系统设计

随着信息科技技术的深入研究与应用,在很多行业领域都应用到视频图像。该文对视频图像处理系统设计分析与研究关键通过SoPC及FPGA两大处理技术。系统采用视频转换芯片SAA7113完成视频图像采集模块的设计,采用CY7C1049 SRAM完成图像数据的存储,设计VGA显示输出控制关联模块,同时重新修改了显示芯片具体运作形式的配置信息,相结合产生VGA具有控制能力的信号;参考VGA显示器的运行原则,实现了VGA帧一致性信号与接口水平的提升。     

视频格式转换系统中DDR控制器设计

提出了面向高清的视频格式转换系统,设计了一种基于状态机且适用于视频格式转换的DDR SDRAM控制器系统结构和状态转移控制流程.该控制器能实现2片DDR SDRAM乒乓读写切换,完成整个视频的传输.最后对控制器的电路进行了仿真,并在Xilinx的Spartan3E系列上实现了DDR SDRAM的连续读写,为集成电路技术...     

场序彩色视频控制系统

采用时序彩色法实现彩色显示,在液晶显示技术中具有良好的发展前景,具有成本低、分辨率高、彩色效果好等优点。文章主要介绍了一套针对南开大学研制的LCoS芯片的场序彩色视频控制系统,该系统采用场序彩色模式,经过实验调试后,最终实现了LCoS芯片的彩色视频显示。在设计的系统中视频数据采用并行的输出方式,降低了整个控制系统的工作频率。系统利用两组外部SRAM对帧数据进行缓存,采用乒乓操作来实现视频的实时连续显示。整个控制系统的核心部分采用一片FPGA来实现,文章详细介绍了FPGA内部数据流处理的算法实现:FPGA采用3组移位寄存器对数据进行动态缓存,实现了串行-并行的数据转换,并将同时输入的红、绿、蓝视频数据转换为红、绿、蓝子场数据;并且充分利用FP-GA内部RAM作为缓存,完成了图像的插值处理,以满足LCoS扫描显示的要求。最后介绍了在时序彩色LCoS显示中出现的问题和难点。     

基于FPGA的Cameralink高通量数据交互研究北大核心CSCD

针对目前高速科研相机的常用Cameralink视频信号传输接口需专用数据采集卡连接到计算机导致系统灵活性不够的问题,提出一种基于FPGA的Cameralink接口Deca模式下高通量数据实时交互处理方案。硬件上利用编解码芯片完成Cameralink接口的数字图像采集和转换,输出LVDS信号。软件设计采用异步FIFO完成数据缓存及转换,解决跨时钟域的时序匹配疑难。FPGA设计结合Cameralink接口最大通量数据传输协议80 bits模式10 tap/8bit格式准确数据交互。通过Modelsim仿真验证及实物测试,结果表明在sCMOS相机满帧全速2048×2048@100 fps最大85 MHz下,FPGA与Cameralink接口的高通量数据准确控制,并向下兼容Base、Medium及Full模式。具备很高灵活性及应用价值。     

一种基于FPGA的OLED显示系统

针对LCD显示屏温度适应性差、可视角度小、LCD的通用驱动电路实现的对比度较低等缺点,采用OLED作为显示器件,设计并实现了一种使用FPGA驱动OLED的显示系统。采用PIC16F690单片机作为微处理器控制整机时序,利用FPGA进行视频信号处理,完成格式转换、色空间处理以及隔行转逐行操作,最终实现驱动显示。系统的测试结果表明,该方案不仅能显著提高画面对比度,而且能稳定显示监控图像,为后继功能的拓展提供了平台。     

On chip novel video streaming system for bi-network multicasting protocols

In the past three decades, tremendous Ethernet-related research has been done, which has led to today's ubiquitous Ethernet technology. On the other hand, with the emergence of new network needs, a new protocol, the IEEE 1394 standard serial bus (or Firewire) was introduced. Firewire is suitable for high-quality audio/video applications which do not perform well in the best-effort-based Ethernet technology. However, since Firewire is a serial bus, it has harsh cable length limitations as compared to Ethernet capabilities.In this paper, we present a novel on-chip system that receives Firewire video and transmits it in multicast mode using Ethernet protocol. A major advantage of this novel system is to utilize the existing Ethernet infrastructure to extend the range of Firewire video streaming to reach remote nodes and make it even accessible to nodes with a single Ethernet interface. This will have tremendous impact on Firewire applications such as deploying Firewire cameras in big-scale security-sensitive buildings or industrial facilities with image-based remote quality control.This novel chip utilizes the concept of Ethernet multicasting transmission mode for video streaming. The proposed chip design converts the IEEE 1394 isochronous traffic to the Ethernet multicast frame format via two off-chip asynchronous write and read buffers.The goal of this research is to design an On Chip Novel Video Streaming System that avoids performance bottlenecks in the software protocol conversion of these two important network protocols. The author decided to study these two networks because of their broad use and cable power provisioning capabilities. The novel system design is implemented using a customized field programmable gate array (FPGA), which enables the integration of various system components on one chip. The designed prototype is studied using both network monitoring tools and analytical techniques, to verify its function and compare it with the existing approaches.Performance measures show that the On Chip Novel Video Streaming System consumes less than 21 mW of power for 100 Mbps and 82 mW of power for 1 Gbps, and utilizes 57% of a Xilinx Spartan 2-100E-6FT256 FPGA resources. Hence, it is possible to incorporate further extensions. Experimental results show that 88% of the network utilization can be achieved, due to the use of the customized, FPGA-based design of bi-network traffic conversion.     

基于FPGA的色彩空间转换系统设计

对TVP5150视频解码器输出的ITU-R BT.656格式数据,采用Xilinx公司Virtex-4系列的FPGA作为主控芯片,设计了一种色彩空间转换系统,重点描述了系统的整体设计、TVP5150芯片的配置和FPGA内部色彩空间转换系统的设计,包括解交织模块、串并转换模块、颜色空间转换模块、帧缓存模块和VGA时序和控...     

A real-time inverse quantised transform for multi-standard with dynamic resolution support

In this paper, a real-time configurable intelligent property (IP) core is presented for image/video decoding process in compatibility with the standard MPEG-4 Visual and the standard H.264/AVC. The inverse quantised discrete cosine and integer transform can be used to perform inverse quantised discrete cosine transform and inverse quantised inverse integer transforms which only required shift and add operations. Meanwhile, COordinate Rotation DIgital Computer iterations and compensation steps are adjustable in order to compensate for the video compression quality regarding various data throughput. The implementations are embedded in publicly available software XVID Codes 1.2.2 for the standard MPEG-4 Visual and the H.264/AVC reference software JM 16.1, where the experimental results show that the balance between the computational complexity and video compression quality is retained. At the end, FPGA synthesised results show that the proposed IP core can bring advantages to low hardware costs and also provide real-time performance for Full HD and 4K–2K video decoding.     

基于小波变换与FPGA/CPLD的视频采集压缩系统的设计

介绍了一种基于小波变换及FPGA／CPLD的视频采集压缩系统的实现方案，他适用于多种图像处理及相关领域。文中给出了硬件实现框图，具体讲述了FPGA／CPLD对双帧缓存的读写控制，以及基于小波变换的视频压缩算法DSP实现。