FPGA器件的在线配置方法

介绍基于SRAM LUT结构的FPGA器件的上电配置方式;着重介绍采用计算机串口下载配置数据的方法和AT89C2051单片机、串行EEPROM组成的串行配置系统的设计方法及实现多任务电路结构中配置的方法,并从系统的复杂度、可靠性和经济性等方面进行比较和分析。     

FPGA器件在嵌入式系统中的配置方式的探讨

通过说明FPGA的各种配置方式及各种配置文件的使用,重点探讨了在嵌入式系统中使用FPGA的软硬件设计。使用微处理器在线配置FPGA时,需要将存储在Flash中的配置文件,通过微处理器的I/O口存储到FPGA的数据存储器(SRAM)。文中详述了如何利用FPGA的被动串行方式(PS)配置方式,和根据配置时序实现嵌入式系统中FPGA的配置电路和相应的应用软件的过程。     

Altera FPGA在数字通信系统设计中的应用

IAlteraFPGA简介现场可编程门阵列FPGA是由许多较小的逻辑单元组成的内部阵列,单元间的信号连接通过其周围的布线通道互连实现,逻辑单元及布线通道可由用户现场配置。近几年来,由于微电子技术的迅猛发展,使得FPGA的各项性能指标也大大改进,规模越来越大,功能越来越全,时间性能越来越好。因而FTGA的数字系统设计中占据了越来越重要的位置。现在的主要F？InyA厂商如Xilinx,ACTEL,AT＆,AItera都有自己的系列FPGA产品,各自采用的工艺方法也不尽相同。就性能而言,各厂家产品亦各有优缺点。但在现代数字通信技术中,由…     

基于PCI总线的Altera FPGA高速下载配置设计方案

Altera FPGA配置方式有三种：JTAG模式、主动串行（AS）配置模式以及被动串行（PS）配置模式。传统的配置模式——JTAG模式一般需要通过专用下载线（如：连接并口的ByteBlasterⅡ）从计算机下载编程数据并配置FPGA;而AS模式和PS模式可以通过Altera公司提供的专用配置芯片在上电时对FPGA进行配置,针对传统配置模式速度慢的缺点,自行设计了基于PCI总线通过主FPGA实现对从FPGA实现自动配置,从而实现了配置速度上很大的提高,且不需要额外的下栽电缆线。     

EDA改变电子设计的方式

电子设计自动化不只是一种设计工具，它标志着设计思想和设计方式的改变，电子产品市场竞争激烈，系统规模日益扩大，上市时间紧，更新换代快，传统的设计方式已不能适应需要，改变电子设计方式已是非常紧迫的任务。     

基于PCI总线的Altera FPGA高速下载配置设计方案

AlteraFPGA配置方式有三种:JTAG模式、主动串行(AS)配置模式以及被动串行(PS)配置模式。传统的配置模式---JTAG模式一般需要通过专用下载线(如:连接并口的ByteBlasterⅡ)从计算机下载编程数据并配置FPGA;而AS模式和PS模式可以通过Altera公司提供的专用配置芯片在上电时对FPGA进行配置,针对传统配置模式速度慢的缺点,自行设计了基于PCI总线通过主FPGA实现对从FPGA实现自动配置,从而实现了配置速度上很大的提高,且不需要额外的下载电缆线。     

FPGA配置经验谈

引言自1985年Xilinx公司发明第一片FPGA(现场可编程逻辑器件)以来,短短20多年,FPGA以其灵活可编程、开发周期短、开发投入少等特点,取得了惊人的发展,越来越多地取代了ASIC的市场,广泛应用于通信、医疗、仪器、网络设备等领域。目前FPGA市场主要是Xilinx和Altera公司两强争霸,Actel、Lattice公司等后起之秀也对这块蛋糕虎视眈     

用CPLD和Flash实现FPGA配置

FPGA可以通过串行接口进行配置。本文对传统的配置方法进行了研究,并从更新配置文件的方法入手,提出了利用处理机通过网络更新的方法,给出了一个用CPLD和Flash对FPGA进行配置的应用实例。     

基于U盘和单片机的FPGA配置

介绍FPGA的配置方式、配置数据文件和详细配置过程,以及单片机配置FPGA的优点,创新地提出配置数据存放在U盘中的思想;同时也介绍了单片机控制读/写USB设备(如U盘)的软硬件设计;最后给出配置数据存放在U盘中、采用单片机控制对FPGA进行PS配置的具体设计,满足了FPGA系统的升级、保密和安全性要求,具有创新性和重大实用价值。     

一种Virtex系列FPGA配置数据无损压缩算法

随着FPGA规模大幅度提高,配置数据的规模也迅速增加,从而导致FPGA重构时间的增加,并使得存储多个配置的存储器成为基于FPGA的嵌入式系统成本的最大因素.针对Virtex系列FPGA配置数据的结构特点,提出了一种基于LZW改进的配置数据压缩算法,并通过数字信号处理领域和数字通信领域的5个常用模块进行验证,取得了显著的压缩效果.     

适应远程升级的FPGA配置方法

针对现场可编程门阵列（FPGA）远程升级的需求,介绍了几种可实现的适应远程升级的FPGA配置方法。通过对器件配置原理的分析比较,结合工程实践,重点提出了两种基于主动串行（AS）模式的配置新方法：通用型远程升级配置方法和新型远程升级配置方法。这两种配置方法对于单板调试没有影响,易于实现远程升级而不增加任何分离器件,对于成本和功耗的降低也有较明显的优势。     

基于收发器的全系列FPGA

带宽和数据速率的提高需要更多、更快的收发器。各种标准以及对优异的背板信号完整性和协议兼容性的需求推动了数字器件收发器技术的创新与发展。为满足不同市场和应用的需求,数字器件必须在密度和特性上达到最佳组合,同时满足性能、功耗和成本目标。本文介绍了如何利用Altera最全面的收发器定制逻辑系列产品和技术创新来满足这些需求。     

浮点乘累加处理单元的FPGA实现

稀疏矩阵向量乘（Sparse Matrix—Vector Multiply，SMVM），形如Ab=x，在科学计算、信息检索、数据挖掘等领域中都是重要的计算核心之一。在基于FPGA实现的SMVM系统中，其底层基本处理单元（Processing Element，PE）的主要功能，是对单精度浮点输入进行乘累加运算。本文针对SMVM算法的特点，提出浮点乘累加PE的设计方案，并在Vimex4 LX60上加以实现，工作频率达到123．6MHz。     

过程性纹理映射的FPGA动态生成

在FPGA可编程硬件平台上设计实现了基于珀林噪声函数的过程性纹理生成算法.该算法充分利用了FPGA硬件设计的优势,针对这一算法基于像素密集求解的特点,更快、更好地进行设计实现.利用该算法可以实时地生成许多不同的自然材质或现象的纹理,如木料、云石、云朵等,其纹理可以随时间动态变换,以产生真实的运动效果.文中采用了一种新的珀林（Perlin）噪声函数,以充分应用硬件电路的结构特点,耗费较少的硬件资源,达到各种运算单元（如加法和乘法）模块的组合和高度复用.     

性能驱动的LUT结构FPGA的工艺映射

提出一个基于性能的针对ＬＵＴ结构ＦＰＧＡ的工艺射算法,该算法的映射的过程中充分利用了网络中节点的属性,通过计算节点的参数,采用线性规划方法给出网络的目标函数和约束条件,把一个电路网络的问题转纯数学的规划问题求解,映射问题转化为节点属性的分配问题,来得到最后的映射结果,与其它算法相比,该算法对面积和时延综合的映射结果较优。     

一种高效结构的多输入浮点加法器在FPGA上的实现

传统的多输入浮点加法运算是通过级联二输入浮点加法器来实现的,这种结构不可避免地使运算时延和所需逻辑资源成倍增加,从而越来越难以满足需要进行高速数字信号处理的需求。本文提出了一种适合在FPGA上实现的浮点数据格式和可以在四级流水线内完成的一种高效多输入浮点加法器结构,并给出了在Xilinx公司Virtex系列芯片上的测试
试数据。     

最先进的10万门现场可编程门阵列（FPGAs）

本文介绍了国际上最新的10万门FPGA系列，该产品由美国GateField公司研制，采用Flash存储器作为控制码存储单元以及一种和掩膜式门阵列类似的“细粒”可编程逻辑单元，其单元面积大大小于现在市场上的SRAM结构和EPROM结构的FPGA及EPLD单元，目前采用0．8μm工艺已达10万门高密度。本文对其多层次“瓦片”式结构也作了较详细介绍。     

FPGA的测试

随着ＦＰＧＡ的发展,测试ＦＰＧＡ的技术也得到了相应的发展,出现了不少有关ＦＰＧＡ的测试方面的文献,有些讨论逻辑资源的测试,也有一些讨论连续资源测试。     

基于Altera ASI IP核的ASI发送卡实现

本文提出了一种基于Altera公司的ASI IP核来代替Cypress公司的CY7B923实现ASI信号的发送,详细阐述了ASI IP核的实现.使用FPGA编程实现ASI接口转换与发送功能,具有更大的灵活性,且接口复合DVB-ASI接口规范.文中介绍了ASI的特点与构成,并详细阐述了使用FPGA实现ASI高速接口的硬件实现方法,最后给出了相应的测试实验.接口符合ASI接口规范,实现了高达270Mbit/s的数据传输.