一种用于基因预测的FIR数字滤波器

数字信号处理技术已经用于DNA(DeoxyriboNucleic Acid)序列中的基因分析与识别.本文利用数字滤波器对基因序列进行分析和预测,根据基因序列周期3bp(base pair),设计了一种具有窄带选通特性的FIR(Finite Impulse Response)数字滤波器,对基因序列进行滤波,与IIR(Infinite Impulse Response)数字滤波器计算的结果对比,获得了较好的仿真结果.     

用于DVD伺服控制的EFM/EFM+解调器的设计

本文介绍了一种EFM/EFM+解调器的设计和实现.该解调器用于DVD光盘伺服控制,对读入的CD和DVD数据分别实现14-8和16-8解调.文中通过对其工作原理和实际应用的分析,给出其最终实现方案.并用Verilog硬件描述语言完成整个解调器的设计工作.功能仿真和FPGA验证表明,设计成功.     

一种基于微程序的FIR滤波系统

在分析基本FIR滤波器原理的基础上,设计了基于微程序的FIR滤波系统的硬件架构,并采用自顶向下的设计方法,利用硬件描述语言Verilog HDL实现了该系统,最后在Xilinx软件开发工具vivado2016.1上进行了仿真,并在Matlab软件中进行了验证。结果表明,设计的基于微程序的FIR滤波系统硬件架构可行,软件可靠,并具有阶数可扩展、可重构、可移植、占有资源少、功耗低的优点。     

基于FPGA的FIR数字滤波器的设计

提出了一种采用现场可编程门阵列器件(FPGA)设计FIR数字滤波器的方案,利用MATLAB软件对滤波器的系数量化进行了计算和仿真,对用VHDL语言描述的滤波器进行综合和仿真,结果能够达到设计要求.     

基于Matlab和FPGA的FIR数字滤波器设计及实现

基于FIR数字滤波器的原理和层次化、模块化设计思想,结合Altera公司的Cyclone II系列FPGA芯片,提出了FIR数字滤波器的实现硬件方案,给出了采用Matlab、QuartusⅡ设计及实现32阶低通FIR滤波器的方法步骤,仿真及实际测试结果验证了设计方案的正确性,与传统的数字滤波器相比,本文设计的FIR数字滤波器具有更好的实时性、灵活性和实用性。     

基于VerilogHDL的小波滤波器的设计与实现

VerilogHDL是EDA领域中电路设计必不可少的工具,利用它设计数字滤波器的最大优点就是可使设计更加灵活,它具有良好的结构化设计和行为建模能力.首先利用VerilogHDL对小波滤波器复杂算法电路建立结构化模型,然后根据改进的分布式算法(是一项重要的FPGA技术)和滤波电路结构图对小波滤波器进行行为建模.最后,利用QuartusⅡ.内部的波形仿真软件进行波形仿真和验证,并根据仿真结果对模型进行修改以达到设计要求.     

一种基于FPGA的高速FIR滤波器的设计

为了实现对高速输入数据的滤波,根据FIR（有限冲激响应）数字滤波器并行设计思想,在脉动阵列FIR数字滤波器的基础上,经过认真设计,提出了一种基于FPGA（现场可编程门阵列）的高速FIR数字滤波器的设计方法。以一个16阶FIR数字滤波器的设计为例,在FPGA上用VHDL语言实现了这种设计方法。在Modelsim下仿真表明这一方法是可行的,可支持高达1GSPS（10亿次采样每秒）的输入数据．     

一种基于FPGA的FIR数字滤波器设计与实现

有限冲击响应(FIR)滤波器是数字通信系统中常用的基本模块。文章设计了一种流水结构的FIR滤波器,通过FPGA对其进行硬件加速控制。仿真结果验证了所设计的FIR流水结构滤波器功能的正确性。     

一种用FPGA实现的FIR滤波器的结构

讨论了一种在ＦＰＧＡ中可实现的ＦＩＲ滤波器结构。该结构采用基于流水线型的乘加器和进位保留的加法阵列。为减少硬件消耗,乘法器使用的部分积由修改的Ｂｏｏｔｈ算法产生。ＦＩＲ滤波器用ＶＨＤＬ进行描述,并到ＦＰＧＡ中,从综合结果来看,提出的ＦＩＲ结构可以在ＣＸ４０２５ｅ－２中以５０ＭＨｚ的时钟频率高速运行。     

一种同步流水线SRAM读写控制模型

设计了一种同步流水线静态随机存储器读写控制系统的行为级模型。分析了存储器芯片的控制信号和工作时序要求,利用Verilog硬件描述语言对存储器芯片的读写系统进行了行为级建模。系统包括主机、总控制器和存储器三部分,其中总控制器又包括信号源发生器和数据收发控制器两个子模块。利用Modelsim软件对系统行为级模型进行了仿真验证,结果表明系统控制模型在非猝发(常规)、线性猝发、交织猝发三种工作模式下均可对存储器进行正确读写操作。该模型将主机端源控制信号数量减至最少,极大简化了读写控制流程;采用系统时钟双沿对数据采样传输,提升了系统的稳定性。     

基于CORDIC算法的数字滤波器设计

FIR和IIR数字滤波器广泛应用于各种数字信号处理系统。从坐标旋转公式出发，阐述了CORDIC算法的原理．同时在FPGA上实现了该算法的设计，并且基于CORDIC算法建立了FIR和IIR数字滤波器的电路模型，使之能在同一电路上通过开关控制集成实现。     

基于Matlab的FIR数字滤波器的优化设计

通过实例介绍了基于Matlab的FIR滤波器的优化设计方法。3种结果比较发现,在同样阶数下,优化设计可以获得最佳的频率特性和衰耗特性。     

基于SystemView数字滤波器设计的仿真与分析

SystemView是一个动态系统分析设计软件,具有强大的数字信号处理功能,文中介绍了基于SystemView数字滤波器的设计,它集IIR和FIR滤波器于一身,且IIR滤波器的模拟滤波器原型、FIR滤波器的窗函数及相关参数很容易通过设计界面进行设置。仿真结果表明,所设计出的滤波器符合设计要求和指标。     

高品质因数的微波光子滤波器分析

微波光子滤波器是微波通信中的关键部分.其一项重要指标是高品质因数Q,其大小决定了滤波器的选频性能.Q值越高,选频性能越好.影响Q值的因素有很多,如滤波器的抽头系数,自由频程FSR等.对几种典型高Q值微波光子滤波器的结构性能进行了分析,并得到了获得高品质因数Q值的有效方法.     

基于MATLAB的数字滤波器交互界面设计

数字滤波器在数字信号处理中具有举足轻重的作用。在分析IIR数字滤波器和FIR数字滤波器设计原理的基础上,在设计过程中使用MATLAB提供的GUI工具,实现了方便用户使用的数字滤波器交互界面开发,进行应用演示,最后对IIR数字滤波器和FIR数字滤波器进行了对比分析。     

可编程FIR滤波器的FPGA实现

介绍了FIR滤波器的基本的线性相位结构及FIR滤波器的抽头系数SD算法编码。给定滤波器的数字指标,用MATLB设计抽头系数,最后用Verilog HDL语言实现了一个16阶的FIR低通滤波器并在QuartusⅡ上仿真,并对仿真结果与理论值进行比较,波形仿真结果和理论值相吻和,最后将编程数据文件下载到FPGA芯片上。对于不同性能的FIR滤波器,抽头系数是变化的,因此只要对本设计的抽头系数重新在线配置,就可以实现不同的FIR滤波器。     

DVD伺服控制芯片中内容加扰系统的硬件结构

本文介绍了一种用于DVD-ROM伺服控制芯片的内容干扰系统(CSS)的硬件结构.该系统通过在DVD驱动器和主机之间进行认证和对密钥进行加扰,可有效防止对DVD盘片的非法拷贝.用Verilog HDL完成整个系统的设计,功能仿真结果表明,设计成功.采用CMOS标准单元库的综合结果为:CSS的最大时钟频率为100MHZ,面积为1.69mm²(0.25μm),当CSS的频率为100MHZ时功耗为37.38mW,其性能足以满足DVD应用.     

扫描电镜用图像采集系统的设计

介绍了一种用FPGA（现场可编程门阵列）技术设计的新型图像采集系统,该系统可用于改进图像采集功能欠缺的老型号扫描电镜.设计方案采用可编程芯片FP-GA对系统进行逻辑控制,编写不同的程序即可广泛应用于其他图像的采集.选用TI公司的ADSl606作为模数转换的核心芯片,介绍了ADSl606的输入驱动电路、参考源电路以及为其设计的仪表放大调整电路,并给出了FPGA的控制工作流程和用Verilog HDL（硬件描述语言）编写的部分程序.同时,还对电路设计的注意事项做了详细的说明.