SDH中HDB3编解码电路的FPGA实现

SDH传输系统中,为了使传输波形便于提取定时信息和检错,选择HDB3码.通过Verilog HDL编写程序代码,在Quartus Ⅱ 9.0环境下,完成了布局布线和时序仿真,给出了仿真结果,选用ALTERA公司的CycloneⅢ系列FPGA芯片,实验结果与理论输出值一致.     

SDH传输网2Mb／s线路时隙分配的若干规则

ＳＤＨ传输网２Ｍｂ／ｓ线路时隙分配的若干规则辽宁工学院电子工程系刘志诚朗讯科技（中国）有限公司何劲腾文随着信息传输量的迅速增大，ＳＤＨ传输网络的规模也在逐渐扩大，结构也变得复杂，站与站之间传输的２Ｍｂ／ｓ路由少则几十，多则上百，如果每个环内节点（每个...     

大容量SDH信令采集的FPGA实现

文章介绍了SDH信令采集原理以及用FPGA实现的方法和步骤,并详细介绍了如何设计其中的多通道HDLC解码模块和多通道链路识别模块。     

基于FPGA技术的SDH交换芯片设计与实现

介绍一种基于FPGA技术实现SDH宽带交换功能的方法,采用Altera的EP1SGX25F芯片完成了16路2.488Gb/s的接收、发送、成帧、解帧和交换功能,运用T-S-T三级交换结构达到了交换粒度为STM-1的40Gb/s无阻塞交换能力.     

IP Over SDH网络平台的设计与实现

详细介绍了唐山有线电视网络公司IPOverSDH网络平台的设计思路和技术要点,重点讨论了光传输网和数据接入网数据传输通道的实现问题。     

基于NiosII的SDH性能告警处理平台及实现

针对系统对于SDH性能告警处理方面的需求,利用Altera低成本的FPGA开发设计了基于NiosII嵌入式CPU的处理平台,利用SOPC Builder创建了NiosIISoC硬件系统,开发了嵌入式软件,从而实现对外围ASIC芯片的配置和性能告警处理算法。     

最小费用流算法在SDH路由时隙配置中的应用

将改进的最小费用流算法应用到SDH网络路由时隙配置中。该算法自动批量配置需要上网的各种业务,并使其所需费用最小,同时网络各链路负载均衡、每条链路剩余的空闲时隙最多。在一实际的SDH网管系统中,正确性和可行性得到了验证。     

采用时隙交换技术的SDH/PDH多路复用线卡的设计与实现

准同步数字系列(PDH)映射为同步的数字系列(SDH)是进行高速远距离信号传输的一种方法,以具有代表性的PDH信号DS3(数字信号级别)为例,讨论了DS3信号映射进STM-1(同步传输模块)的原理与过程,并对如何实现管理单元AU3粒度的时隙交换进行分析.利用PMC-Sierra公司的芯片PM5320作为信号处理芯片,设计并实现了基于AU3时隙交换粒度的SDH/PDH多路复用线卡.     

基于FPGA的SDH环网保护设计

文章提出了一种基于FPGA技术来实现SDH环网保护的方法,其核心是根据本地光模块的SD信号,由FPGA内部的状态机来控制环回芯片,从而实现保护的功能。该设计硬件架构简单,恢复时间快,可靠性高,且兼容单纤双向和双纤双向2种光模块,可以很好地满足环网拓扑对保护功能的需求。     

基于SDH复用段保护环双环网相切结构系统时隙优化方案的研究

本文以河南省广电局SDH核心环网传输系统为案例,通过对SDH复用段保护环双环网相切结构时隙的分析研究,利用排列组合方式,对时隙的分配进行了择优筛选,实现了容量最大化和时隙的独立并行,探索出了一套时隙优化的最佳方案。     

SDH专用集成电路的FPGA验证

在专用集成电路的设计中,采用ＦＰＧＡ来验证专用集成电路的功能是一个重要而必不可少的过程,本文介绍了用２片Ａｈｅｒａ公司的ＦＬＥＸ１０Ｋ系列ＦＰＧＡ验在规模 和集成电路功能的过程,给出了在和集成电路设计中充分利用工具和原有集成电路的设计成果进行ＦＰＧＡ验证的步骤,并提出了如何解决验证过程中遇到的一些疑难问题。     

VIRTEX系列FPGA在SDH中实现片上系统

介绍了VIRTEX系列现场可编程门阵列 (FPGA)作为系统级可编程器件的结构特点和在光同步数字传送网 (SDH)产品中开发片上系统 (SOC)的高效应用。VIRTEX系列FPGA系统集成度高达 10 0万门 ,存贮器为三级存贮结构 ,四个独立的锁相环电路用于内外时钟同步 ,接口采用选择接口技术。成功地用XCV10 0型FPGA开发了 8× 8路的VC - 4数据的数字交叉连接(DXC)芯片。     

基于FPGA实现千兆以太网业务在SDH上的传输

为了实现千兆以太网业务在SDH网络上的传输（EOS）,可以利用FPGA将以太网MAC数据帧在SDH数据帧中进行封装和映射处理。介绍了GFP封装协议以及虚级联技术,给出了FPGA内部的模块化设计方法。利用FPGA的强大功能和内部的丰富资源,简化了电路设计的复杂性。千兆以太网在SDH中的传输增强了SDH设备的业务传输能力。     

SDH信号中DCME数据的检测处理技术

SDH信号中的虚容器VC-12是承载DCME数据的主要部分,文章通过分析简化其中各层数据的帧格式提出了一套可行的设计方案,用于初步实现SDH信号中DCME数据从前期检测到后期处理的流程,从而达到数据分析的目的.     

基于Packet over SDH的以太网业务接入的设计实现

POS（Packet over SDH)是一项新兴的技术，它能够在传统的SDH传输平台上提供灵活和高效的数据业务支持，从而实现网络功能的增值。目前，POS作为IP宽带传送技术得到了广泛应用，特别是在城域网建设中受到人们的青睐。在现有的SDH设备中开发POS接口能极大地提高产品的竞争力，推动网络建设的发展。本文提出了一种在SDH设备中实现以太接入的整体解决方案，并介绍了基于FPGA设计的POS方案的设计思想和结构。该方案实现效率高，充分考虑了传输的可靠性，并且易于扩展。     

高速专用GFP处理器的FPGA实现

采用FPGA实现了非标准用户数据接入SDH网络时,进行数据GFP封装和解封装的处理器电路.在处理器电路中引入了缓冲区管理器,使得电路能够有效处理突发到达、瞬时速率较高的客户数据;采用了并行CRC算法,进一步地提高了GFP处理器的处理速度.GFP处理器在xilinx xc2vp2上实现,共占用大约700个4输入查找表,采用80MHz系统工作时钟,8位数据总线宽度时,数据处理能力可达640Mb/s.     

SDH信号中的ATM信元实时检测算法

HEC段信息同整个ATM信头有关,利用8位循环冗余编码方式(CRC校验码)产生,用于单比特纠错和多比特查错.针对国内外广泛使用的SDH网络,利用HEC段功能进行SDH帧数据中ATM信元的识别,为SDH网络中ATM信元协议分析和重组的奠定基础.由于信元识别是基于信元本身的差错控制字段,所以能有效地提高识别性能,降低最大信元丢失率.