一种双判决机制鲁棒数字水印

提出了一种基于双判决机制的数字水印算法。该算法利用分组移位算法进行水印置乱,并对水印信息循环编码,将载体图像进行分片以分散地嵌入多个完整水印拷贝,在水印提取阶段利用循环冗余译码判决和大数判决相结合的机制。实验结果证明,该算法具有较好的鲁棒性,能够抵抗常规图像处理。     

一种基于QoS的自主通信最优判决策略

论述自主通信的基本组成和功能,将自主通信系统看成一个由采集、分析、判决和动作行为4个单元组成的特殊反馈控制系统,着重分析判决单元。基于QoS研究一种多控制变量、多观测变量马尔可夫最优判决策略。仿真结果表明,采用马尔可夫最优判决策略可以提高系统自适应网络环境变化的能力。     

一种用于流水线ADC的高速采样保持电路

介绍了一种适用于10位80MS/s流水线模数转换器(Pipelined ADC)的采样/保持(S/H)电路。该电路为开关电容结构,以0.25μm CMOS工艺实现。采用栅源电压恒定的栅压自举开关和底极板采样技术,极大地减小了采样的非线性失真。基于该S/H电路的流水线A/D转换器在80MHz采样率下,输入信号为奈奎斯特频率时,无杂散动态范围(SFDR)为84.9dB,有效位数(ENOB)达到10位。     

面向拟态防御系统的高阶异构度大数判决算法

异构系统之间的相似性会影响拟态防御系统异构执行体的选择和调度.目前多数针对执行体的异构性分析仍停留在二阶层面,但二阶异构度不适用于执行体数目较多的情况,难以准确评估拟态系统的防御能力.针对该问题,提出高阶异构度的概念,分析高阶异构的性质,解释高阶异构性在执行体调度及判决中所起的重要作用,并将其用于拟态防御系统安全性的量...     

一种基于米勒电容的采样/保持电路

讨论了目前存在的基于米勒电容的采样/保持电路,在此基础上设计了一种简化形式.该电路利用简单的CMOS反相器代替米勒反馈电路中的运算放大器,在保证采样速度和精度的前提下,节省了面积.最后,采用TSMC公司的0.35μm标准CMOS工艺库对整体电路进行了性能分析和仿真.     

一种高速接收机判决反馈均衡的验证方法

随着芯片速度的不断提高,接收机性能验证变得尤为重要,本文主要根据连续时间线性均衡器中交流增益和直流增益的组合,结合误码测试分析结果,提出了一种误码分布式表验证判决反馈均衡性能的方法,可以直观地检查高速接收机判决反馈均衡器对信号的补偿效果,为芯片性能提供依据。     

一种双采样电路在CMOS图像传感器中的应用

介绍一种能改进其成像效果的CDS双采样电路,并通过Cadence仿真软件模拟其工作过程,验证功能电路的正确性.该方案较之传统的双采样电路结构简单,容易实现,能有效避免电路失配引入的噪声.     

基于锁相环的高速示波器等效采样系统设计

采用小数分频锁相环芯片ADF4351作为采样时钟发生器,利用FPGA进行等精度测频,运用差频法顺序等效采样原理,设计了最高等效采样率为160 GS/s的高速示波器等效采样系统。同时通过时钟分配器和数字延迟线产生交替采样时钟,利用4片最高采样率为250 MS/s的8 bit ADC进行时间交替采样,使系统的最高实时采样率达到1 GS/s。由于采用低抖动的时钟源,系统在DC到500 MHz的设计带宽内保持了良好的噪声性能,信噪比优于基于DDS技术的等效采样系统。     

一种新颖的电流采样电路的设计

设计了一个新颖的Step-Down电源管理芯片的电流采样电路，能够大幅度的提高Step-Down电源管理芯片的效率，它的输出电平LS1，LTH1和LS2，LTH2分别输入到LIM比较器和PFM电流比较器，控制LIM比较器和PFM比较器，在轻载时使芯片进入PFM工作模式，因此能够延长电池寿命并且大幅度的提高Step-Down PWM电源管理芯片的效率，最后采用HSPICE进行了功能仿真。     

一种开环高速高精度采样保持电路

设计了一种改进型开环结构采样保持电路.与传统Miller电容开环结构相比,本设计采用了新型Bootstrapped开关,不但实现了沟道导通电阻线性化,而且消除了与输入信号相关的时钟馈通;采用全差分结构消除了共模信号引入的误差以及偶阶谐波,提高了电路的信噪比;采用高速高精度缓冲器增大电路的驱动能力,实现了高速高精度采样.设计采用0.35μm n-well CMOS工艺,经仿真验证,在驱动2.5pF负载电容下采样率达到100MSPS,电路有效位数12bits,功耗为21.5mW.     

Windows下的高速实时数据采集

实验证明，Windows下使用中断方式无法实现高速实时数据采集。本文分析其原因，给出了实现高速实时数据采集的切实可行方法，并通过了实验验证。     

基于事件驱动方式的高速串口通信方案的设计

针对串口通信中系统资源利用不足的问题,提出了一种基于多线程技术和事件驱动方式的串口通信方案。该方案在读取串口数据、对串口通信的错误及通信事件进行监视时,用OVERLAPPED结构体中的hEvent参数指定I/O操作完成后所触发的事件对象。然后,用等待函数检查事件对象的当前状态。最后,当事件对象为有信号状态时完成后续操作。在Win7操作系统的Visual C++开发平台下,结合Windows通信API控制串口的编程方法进行仿真测试。测试结果表明该方案能有效解决采用查询方式时因数据高速涌入造成数据丢失的问题。     

基于闪存的高速海量存储模块设计

鉴于嵌入式实时存储领域对存储带宽与容量的高要求,设计一种高速海量存储模块。模块由高密度NAND Flash存储阵列、大规模FPGA和高性能DSP构成,通过FPGA与DSP对数据存储过程的联合控制,实现海量数据的超高速存储。给出模块的存储管理设计与DSP软件设计。实际应用验证了该存储模块的实用性。     

TMS320C6X与PC高速通信的实现

TL16C750是T1公司生产的通用异步通信芯片，可应用在高速串行通信中。文章介绍了TL16750的性能及有关寄存器。给出了其在TMS320C60X与PC通信应用中的硬件电路及TMS320C6X初始化TL16C750的汇编程序。     

高速串行数据通讯电路设计及应用

介绍了Hotlink协议芯片CY7B923/933的性能特点、内部结构、工作原理和工作方式;设计了由CY7B923/933组成的高速串行数据通讯电路,详细讨论了耦合电路、偏置电路、匹配电阻、波形观测等关键性问题;并分别用同轴电缆和双绞线对电路进行了传输速率为330Mpbs的图像数据的传输测试;实验结果表明,传输过程稳定可靠,没有发生解码错误;CY7B923/933芯片可以方便地实现Hotlink协议,非常适用于工作站、服务器、海量存储、图像和视频传输等方面的应用。     

应用于高速网络的基于报文采样和应用签名的BitTorrent流量识别算法

在高速网络上进行P2P流量识别具有极大的困难,因为基于端口号的方法已经不再准确,而基于应用签名的方法没有足够高的处理效率.提出了应用于高速网络的基于报文采样和应用签名的BitTorrent流量识别算法.建立了误检率和漏检率模型来分析报文采样率和签名率对识别准确度的作用,并指导应用签名和采样率的选择.通过开发流状态判别预处理器,在Snort平台上实现了该流量识别算法.实验结果表明该流量识别算法处理效率和准确度都是令人满意的,能应用于高速网络环境.在普通个人计算机上,对采样报文的处理效率在800Mbps以上.将该方法应用于报文处理,当采样率为0.5时漏检率为0.6%,当采样率为0.1时漏检率为5.9%,当采样率为0.05时漏检率为10.5%.将该方法应用于流数据分析,当采样率为0.5时漏检率为0.06%,当采样率为0.1时漏检率为0.33%,当采样率为0.05时漏检率为1.1%.该方法展现了优秀的误检性能,没有任何报文被误检.实验结果也表明误检率和漏检率模型是非常准确的.     

多通道高速大容量数据采集仪的研制

为满足飞机电路板件深度修理的需要,采用“上位机+控制盒”架构,设计一款多通道高速大容量数据采集仪,其中控制盒由1块控制器底板、5块存储板以及1块信号转换板组成.分别从控制器底板、存储板以及信号转换板3个方面,对控制盒进行硬件设计,并给出关键模块软件流程框图及其仿真,并基于VC ++6.0,开发出与控制盒相配套的采集软件,实验结果表明其有效性.     

随机信号环形高速采集电路

为了对随机到来的信号进行不丢失的高速采集,提出了一种基于CPLD的随机信号环形高速采集卡的设计与实现;通过采用三套采集电路形成一个环形结构,可以对随机到来的信号进行不遗漏的高速采集,而且在采集过程中利用阈值的方法鉴别出有用信号,并舍弃了大量的冗余无用数据,从而只将有用数据以DMA的方式传于主机,便于进行信号的处理;电路设计简洁可靠,并给出了主要的逻辑电路示意图与主要部件说明;该系统已经应用在采集α核素的工程实践中.     

高速32位伪随机数发生器电路设计

文章提出了一种实现32位伪随机发生器电路设计方案。该方案的关键是对产生伪随机数所需要的乘法器和模2n－1加法器的设计。针对所采用的伪随机数迭代函数的特殊性,提出了特定的32位×16位乘法器以及模231－1加法器实现方案,使电路的速度得以提高,规模得以减小。整个电路设计采用VHDL语言描述,并通过了逻辑仿真验证。文章同时介绍了一般乘法器以及并行前缀模2n－1加法器的设计原理。     

A Sparse Sampling Algorithm for Near-Optimal Planning in Large Markov Decision Processes

A critical issue for the application of Markov decision processes (MDPs) to realistic problems is how the complexity of planning scales with the size of the MDP. In stochastic environments with very large or infinite state spaces, traditional planning and reinforcement learning algorithms may be inapplicable, since their running time typically grows linearly with the state space size in the worst case. In this paper we present a new algorithm that, given only a generative model (a natural and common type of simulator) for an arbitrary MDP, performs on-line, near-optimal planning with a per-state running time that has no dependence on the number of states. The running time is exponential in the horizon time (which depends only on the discount factor and the desired degree of approximation to the optimal policy). Our algorithm thus provides a different complexity trade-off than classical algorithms such as value iteration—rather than scaling linearly in both horizon time and state space size, our running time trades an exponential dependence on the former in exchange for no dependence on the latter.Our algorithm is based on the idea of sparse sampling. We prove that a randomly sampled look-ahead tree that covers only a vanishing fraction of the full look-ahead tree nevertheless suffices to compute near-optimal actions from any state of an MDP. Practical implementations of the algorithm are discussed, and we draw ties to our related recent results on finding a near-best strategy from a given class of strategies in very large partially observable MDPs (Kearns, Mansour, & Ng. Neural information processing systems 13, to appear).