三值DYL电路中的双边沿触发器

该文通过对多β晶体管的开关特性分析，结合其射极输入、射极输出、高速工作等特点设计了三值的双边沿触发器。计算机模拟表明该设计具有正确的逻辑功能和高速工作的特性，它可用于三值ＤＹＬ电路的设计。     

低功耗三值双边沿触发器设计

提出了几种分别采用两个锁存器和单个锁存器的三值双边沿触发器设计方案，这些方案包括动态、半静态和静态结构。双锁存器三值双边沿触发器是通过将两个透明的三值闩锁并列构成的。单个锁存器的三值双边沿触发器设计是通过时钟信号的上升沿及下降沿后分别产生的窄脉冲使锁存器瞬时导通完成取样求值。三值双边沿触发器具有对时钟信号的两个跳变均敏感的特点，因此可以抑制时钟信号的冗余跳变。较之三值单边沿触发器，在保持相同数据吞吐量的条件下，采用三值双边沿触发器可使时钟信号的频率减半，从而降低系统功耗。最后给出了采用0．25μm CMOS工艺参数的HSPICE模拟结果及其功耗比较。     

时钟边沿可控双边沿触发器设计及其应用

本文设计了时钟边沿可控双边沿触发器,在传统的双边沿触发器内部增加时钟控制电路,实现对单个时钟边沿的控制.同时,提出了基于隔态封锁技术的时序电路设计方法,可封锁时钟信号中所有冗余边沿的触发行为.HSPICE模拟与能耗分析证明,本文设计的电路不仅能够封锁所有的冗余时钟边沿的触发,而且可以简化组合电路部分的设计,从而实现更低...     

时钟低摆幅双边沿低功耗触发器的设计

传统的时钟低摆幅触发器由于工作方式和电路结构不够合理,使得电路的结点电容和开关活动性较大,增加了电路的开关功耗.本文通过改进传统的时钟低摆幅触发器的工作方式和电路结构,设计了一种新型的时钟低摆幅双边沿触发器--反馈保持型时钟低摆幅双边沿触发器(Feedback Keeper Low-swing Clock Double-edge-triggered Flip-flop-FK-LSCDFF).模拟结果表明所设计的触发器具有正确的逻辑功能,跟传统的时钟低摆幅双边沿触发器相比,降低近17%的功耗.     

基于毛刺阻塞原理的低功耗双边沿触发器

当输入信号存在毛刺时,双边沿触发器的功耗通常会显著增大,为了有效降低功耗,提出一种基于毛刺阻塞原理的低功耗双边沿触发器。在该双边沿触发器中,采用了钟控CMOS技术C单元。一方面,C单元能有效阻塞输入信号存在的毛刺,防止触发器锁存错误的逻辑值。另一方面,钟控CMOS技术可以降低晶体管的充放电频率,进而降低电路功耗。相比其他现有双边沿触发器,该双边沿触发器在时钟边沿只翻转一次,大幅度减少了毛刺引起的节点冗余跳变,有效降低了功耗。与其他5种双边沿触发器相比,该双边沿触发器的总功耗平均降低了40.87%~72.60%,在有毛刺的情况下,总功耗平均降低了70.10%~70.29%,仅增加22.95%的平均面积开销和5.97%~6.81%的平均延迟开销。     

时钟信号竞争型三值CMOS边沿触发器

本文利用时钟信号的竞争冒险现象,提出了CMOS时钟信号竞争型三值D型边沿触发器的逻辑设计.通过PSPICE程序模拟,证实了该设计具有正确的逻辑功能,而且与传统的三值D型维持阻塞触发器相比,它具有更简单的结构和更低的功耗.     

一种单锁存器CMOS三值D型边沿触发器设计

提出了一种只使用单个锁存器的CMOS三值D型边沿触发器设计.该电路是通过时钟信号的上升沿后产生的窄脉冲使锁存器瞬时导通完成取样求值.所提出的电路较之以往设计具有更为简单的结构,三值双轨输出时仅需24个MOS管.计算机模拟结果验证了所提出的触发器具有正确的逻辑功能、良好的瞬态特性和更低的功耗.此外,该设计结构极易推广至基值更高的多值边沿触发器的设计.     

基于多β晶体管的双边沿D触发器及其应用

通过对多 β晶体管的开关特性分析 ,结合其射极输入、射极输出、高速工作等特点设计了二值双边沿 D触发器 ,计算机模拟表明该设计具有正确的逻辑功能和高速的工作特性。文中还介绍了双边沿 D触发器在时序电路中的应用。     

边缘触发器在发射机高灵敏保护电路中的应用

本文重点介绍了一种在PSM短波发射机的PSM控制器的边缘触发器电路,因其工作在纳秒级,因此,它的快速反应时间构成超灵敏保护电路的核心电路。发射机保护电路的灵敏度将直接影响到发射机在故障情况下的受损程度,保护越灵敏,则在故障情况下受损越小,反之,保护越迟钝,在故障情况下受损越大。所以,边缘触发器在PSM控制器中发挥着不可或缺的作用。     

DESIGN OF TERNARY FLIP-FLOPS AND SEQUENTIAL CIRCUITS BASED UPON U_h GATE

According to the next-state equations of various ternary flip-flops(tri-flop),whichare based upon ternary modular algebra,various ternary flip-flops are implemented by usinguniversal-logic-modules,U_hs.Based on it,ternary sequential circuits are implemented by usingarray of universal-logic-modules,U_hs.     

对称三值电流型CMOS施密特电路

本文根据对称传输电流开关理论,设计了可具有多个输出的对称三值电流型CMOS施密特反相器。计算机模拟结果表明,它具有理想的施密特特性,并可根据需要调整回差。     

三值TTL施密特电路的研究

本文通过对施密特电路的跳阈分析,指出在二值TTL施密特电路中实现该一功能的核心部件为阈值可控的差动电流开关。根据三值TTL电路有两个信号检测阈值的特点,本文设计了有二次跳阈反应的三值TTL施密特电路。PSPICE模拟证明了设计的电路具有理想的施密特电路功能。     

对称三值电流型CMOS电路设计

本文应用开关信号理论,建立了采用对称三值逻辑的传输电流开关理论,该理论能指导从开关级设计对称三值电流型CMOS电路.应用该理论设计的对称三值电流型CMOS电路不仅具有简单的电路结构和正确的逻辑功能,而且能处理具有双向特性的信号.     

基于U_h门的三值算术电路设计

本文利用基于模代数的三值通用逻辑门——U_k,设计了一位三值全加法器和全乘法器电路。     

三值闩锁和锁存器的结构研究

本文从存贮功能的数学表述出发,分别就模代数和格代数等两种情况系统地研究了三值闩锁的各种结构。此外,根据对闩锁输入待存贮信号的能力要求,本文归纳了用与门,或门和二选一数据选择器中断反馈环路的设计技术,并在此基础上设计了三值锁存器。     

三值电路和电路三要素理论

本文基于四值代数,提出三值电路的统一理论电路三要素(信号,网络和负载)理论,该理论表明:门级与开关级电路间,开关级电路结构间,动态与静态电路间存在简单的转换关系,依照这个关系很容易由三值函数式设计出三值电路,尤其能基于一个电路方程同时推出三值动态和静态电路。     

基于Uh门的三值算术电路设计

本文利用基于模代数的三值通用逻辑门——U_h,设计了一位三值全加法器和全乘法器电路。     

基于开关信号理论的三值电流型CMOS电路设计

本文应用开关信号理论对电流型CMOS电路中MOS传输开关管与电流信号之间的相互作用进行了分析,并提出了适用于电流型CMOS电路的传输电流开关理论。应用该理论设计的三值全加器等电路具有简单的电路结构和正确的逻辑功能,从而证明了该理论在指导电流型CMOS电路在开关级逻辑设计中的有效性。     

基于U_h门的三值触发器和时序电路设计

本文根据基于模代数的各种三值触发器的次态方程,提出用U_k通用门实现各种三值触发器。在此基础上,利用U_k门阵列实现三值时序电路。