微处理器测试系统设计

为了保证微处理器芯片设计的正确性，需要进行大量的仿真和测试，因此需要一个微处理器测试系统，以实现微处理芯片功能的测试和调试．本文分析了微处理器测试系统的功能、组成以及设计中的关键问题．     

嵌入式微处理器的软硬件协同验证

软硬件协同验证是解决系统芯片验证的关键技术：模型驱动的软硬件协同验证方法是一种新颖的嵌入式微处理器的验证方法,其主要部分包括基于真实的验证平台、验证向量的自动生成器、验证结果的分析和比较器。该验证方法可实现嵌入式微处理器的完备验证,且基于该方法实现的验证平台可很容易地转化为系统芯片的设计及验证平台。     

基于《微处理器原理与应用》的虚拟实验平台构建

《微处理器原理与应用》是一门技术性和实践性很强的课程,实践是一个重要的环节.文章根据课程内容及特点,采用Proteus与Keil软件构建了虚拟实验平台.虚拟实验平台因具体电路和程序设计都容易自主建立,且仿真调试方便直观,可满足实践教学和学生实验需求.同时适应于微处理器系统的项目开发,有利于培养学生的实践能力和自主创新能力,具有很大的推广价值.     

SoC设计中支持软硬件划分的虚拟微处理器

在SoC系统软硬件协同没计过程中,采用WISHBONE总线协议标准来构造虚部件级SoC系统,将经过软硬件划分后的软件和硬件在虚部件级进行协同仿真,再进行实部件级的综合。提出了一种基于ARMSim仿真内核的虚部件级微处理器(虚拟微处理器)的模型构造方法,可以简化SoC系统的设计。     

软硬件协同设计环境中性能分析工具的研究与实现

软硬件协同设计中的性能分析常常使设计者将过多的精力用于对大量数据的整理和分析,从而降低了设计效率。集成的软硬件协同设计环境iCDMdt中的性能分析工具以验证平台采集的分析数据和用户设置为输入,在同一环境下以内嵌的分析图形输出,用简捷明了的方式帮助设计者实现性能分析。本文对iCDMdt环境中性能分析工具及其实现进行了详细叙述,并以普通电话机模型作为集成的软硬件协同设计环境iCDMdt的设计实例应用其性能分析工具。     

嵌入式微处理器片上调试系统的设计和验证

为了尽可能保持芯片原有体系结构,综合基于软件监控和基于JTAG的2种方法,提出扩展嵌入式处理器片|=调试系统的完整解决方案.该系统包括PC端的开发环境IDE、命令转发与控制子系统Probe和支持JTAG标准的目标CPU等部分.通过软硬件协同设计和验证,确保系统划分正确,子系统协调工作,并缩短了调试系统的开发周期.     

Windows环境下虚拟仿真界面的研究与开发

本文介绍了几种开发Windows环境下虚拟仿真界面第三方软件平台,并将其性能进行了评价与比较。结合实例介绍了利用GL Studio软件具体的编程方法和由该软件的组件模块生成ActiveX控件的方法,实现了虚拟仿真界面与MSVC6.0所开发的应用程序的有机融合。     

软硬件协同设计方法的研究

论述了嵌入式系统软硬件协同设计的一般方法，结合CORSAIR、COOL和POLIS 3种有代表性的软硬件协同设计系统，对系统描述、软硬件划分、软硬件协同综合等几个主要设计步骤进行了研究与分析，并提出了新的思路和方法。     

基于TLM2．0的硬件虚拟平台设计

利用OVP（Open Virtual Platform）提供的模型创建基于TLM2．0的硬件虚拟平台,可以为嵌入式软件提供一个快速有效的开发环境,实现软件和硬件的协同设计。提早开发出的软件也可以对系统虚拟平台进行功能验证,分析系统性能,确定系统的最优架构。     

基于虚拟样机的复杂产品协同设计与仿真关键技术研究

主要研究并行工程环境下复杂产品虚拟样机协同设计与仿真的体系结构及其关键技术。提出虚拟样机协同设计与仿真系统的体系结构与整体解决方案,研究面向虚拟样机的数字化多领域集成建模理论与方法,建立面向虚拟样机开发全生命周期的集成过程管理与冲突协调模型,提出面向复杂产品虚拟样机开发的多学科协同设计、协同仿真和智能决策支持的理论与方法,建立复杂产品虚拟样机协同支持环境,有效提高企业创新能力和核心竞争力。     

基于平台和中间件的嵌入式系统软硬件协同设计

提出了一种基于平台和软件中间件技术的嵌入式系统软硬件协同设计方法。通过显微图像嵌入式Internet技术的具体研究,比较详细地分析了嵌入式系统软硬件协同设计方法,并给出设计流程。通过软/硬件平台的设计,以及TCP/IP协议栈等中间件的具体开发,实现了一个实用的嵌入式系统,并给出实验测试结论。研究结果表明:该方法有利于复杂系统的层次化分解、软件复用,以及软硬件优化,同时,可提高系统的可靠性。是一种有效的嵌入式系统设计方法。     

基于可配置处理器的SoC系统级设计方法

论文对一种经过改进的SoC系统级快速设计方法进行了介绍和研究。该设计基于可配置处理器核,在设计早期阶段对SoC系统快速建模,以获得针对具体应用算法的最优性能。同时,利用软硬件协同设计方法,得到硬件结构模型和软件开发平台。实验结果表明,该方法不仅灵活,而且设计周期短,减少了设计工作量。     

一种基于DQCGA算法的软硬件动态划分方法

软硬件划分是嵌入式系统设计的高层抽象环节中最重要的关键步骤之一.在某些数据相关的应用领域中,划分环境是动态变化的,因此我们提出了一种解决动态软硬件划分的方法.这种方法基于一种名为DQCGA的演化算法.DQCGA算法受自然界中对称和互补机制的启发,操纵一对互补的概率向量来适应动态变化的环境.我们系统地完成了建模,动态环境定义等环节,然后通过和已有方法的比较,有针对性地设计了实验.试验结果很好地证明了该方法对于解决软硬件划分问题的可行性和有效性,并且较之以往的方法有着更好的表现.     

嵌入式系统软硬件功能分配的研究

首先简要介绍了嵌入式系统及其传统的顺序设计方法和协同设计方法，然后论述了软硬件划分问题的由来、软硬件划分在协同设计中的地位、发展过程、主要问题及技术难点。     

嵌入式虚拟协同开发环境的设计与实现

为了提高嵌入式系统的开发效率和设计可靠性、提供在获得硬件原型之前的虚拟集成验证手段,本文引入了软硬件协同验证的概念,提出了一种新的基于网络的嵌入式虚拟协同开发环境实现方法,通过采用松耦合布局的指令集仿真器和逻辑仿真器来构建虚拟集成验证环境,并在此基础上优化逻辑仿真,分离和抑制不必要的逻辑仿真周期,有效地提高了协同验证仿真性能.     

A metaprogrammed C++ framework for hardware/software component integration and communication

With the ever growing complexity of System-on-Chip design, a considerable effort has been made to introduce higher levels of abstraction and to integrate high-level synthesis solutions to the design flow. In such design flows, a uniform communication interface is needed to enable high-level implementations of SoC components regardless of whether they are compiled as software running on a processor or synthesized to dedicated hardware IPs. This paper addresses this issue and proposes a component communication framework that defines an object-oriented remote call mechanism which allows transparent communication across hardware/software boundaries. The proposed framework relies on C++ static metaprogramming techniques to efficiently abstract communication between components implemented using high-level C++. We also define a portability layer that enables the migration of designs throughout different hardware platforms, operating systems, and tools. We assessed the performance and area footprint of our communication infrastructure through the implementation of a voice processing pipeline on top of a Network-on-Chip based architecture. Our results, when compared to previous related works with the same set of capabilities, show that our mechanisms yield small overhead in terms of software memory (up to 64% smaller), FPGA resources (up to 40% smaller), and hardware/software communication latency (up to 51% smaller).     

C语言系统描述的HCDFG-Ⅱ实现

C语言是系统设计中一种主要的系统描述语言，在系统级软硬件协同验证及随后的软硬件划分、接口综合和行为综合等中都需要把C语言的系统描述转化为控制数据流图。本文介绍了一种层次化控制数据流图HCDFG-Ⅱ模型，以及从C语言生成该模型的方法。HCDFG-Ⅱ的层次化模型分为函数／进程级、语句级和操作级，根据需要可以生成不同级别的模型。本文讨论了C语言中各种控制结构及数组、指针、联合和结构等复杂数据类型生成HCDFG-Ⅱ的方法。     

SOC系统中C到VHDL的转换

近年来,SOC设计方法学的研究越来越引起人们的注意。C语言适合对系统进行高层次的描述。C语言的系统描述经过软硬件划分之后,要求将硬件实现部分转换为适合于综合的VHDL语言。文章通过分析两种语言的区别,提出并实现了适于表达C语言描述内容的VHDL结构形式,并对几种C语言结构提出合理的转换方案。实验表明,文章提出的方案是正确的和有效的。     

软硬件协同设计实现LTE关键算法的方法

为在超标量(superscalar)和超长指令字(VLIW)双模式混合架构的数字信号处理器上高效运行LTE通信系统,分析LTE的物理层模型,找到系统中的性能瓶颈,针对性能瓶颈提出软硬件协同设计的方法,对LTE关键算法进行优化.选择OFDM发射机和信道估计模块进行重点研究,从算法层面进行分析和优化,从处理器层面进行优化,其中包括指令集的改进和处理器结构的调整.实验结果表明,该方法有效可行,该处理器有良好的性能,LTE系统能在其上高效运行.     

基于嵌入式处理器和DSP的生物芯片扫描分析系统

以嵌入式处理器和嵌入式操作系统为核心的嵌入式系统已经得到了广泛的应用，但是它不能很好地进行实时的数据处理，而DSP处理器却很适合这样的实时处理。所以基于嵌入式处理器和DSP协同工作的系统设计成为了嵌入式系统的发展方向之一。文中提出并研究设计了一种生物芯片扫描分析仪。该系统以高性能嵌入式处理器和DSP处理器的协同工作为核心，并兼有自动数据分析算法，实现了无需手工干预的生物芯片扫描和分析的一体化，具有高可靠性、高实时性、小型化和低功耗的特点。文中详细论述了系统整体结构以及软硬件部分的实现。