SDRAM控制器在PDP视频系统中的应用

介绍了SDRAM及其基于FPGA的通用控制器在PDP视频存储系统中的应用.详细解析了SDRAM的控制命令所实现的功能以及控制时序.所提出的通用控制器不针对特定存储操作,适用于任何复杂系统.用户可以根据自己的需要自行提供简易的顶层的控制命令,就可以对SDRAM进行正确的操作.同时也介绍了SDRAM通用控制器设计.在PDP视频系统中,我们采用两组SDRAM,通过合理的状态机运用进行乒乓操作,将处理过的数据不间断送往SDRAM和PDP平板.     

SDRAM控制器的设计与VHDL实现

介绍了SDRAM的存储体结构、主要控制时序和基本操作命令,并且结合实际系统,给出了一种用FPGA实现的通用SDRAM控制器的方案。     

基于SOPC的SDRAM测试技术研究

介绍了一种基于可编程片上系统(System on Programmable Chip, SOPC) SDRAM的通用测试方法和测试技术的系统实现。采用Altera的FPGA芯片EP3C40F484I7作为SDRAM的控制器,建立基于SOPC的嵌入式系统,编写对应的控制和测试程序。通过选择时钟频率和锁相环的相移,使得SDRAM时钟和控制器时钟同步,确保该SDRAM测试技术平台能够系统验证SDRAM芯片的工作状态。     

基于DDR SDRAM的高速数据采集系统的设计

采用DDR SDRAM作为被采集数据的存储体,研究了DDR SDRAM在高速数据采集系统中的应用,分析了DDR SDRAM的工作模式,给出了一种基于DDR SDRAM的高速数据采集系统的设计框图,研究了高速、大容量存储体的设计方案.结合高速数据采集系统的设计要求,重点研究了一种DDR SDRAM控制器的FPGA实现方法,简要介绍了控制器设计中各个模块的功能,最后给出了读/写控制模块对DDR SDRAM的读操作仿真时序图.     

图像处理系统中SDRAM控制器的FPGA实现

简要介绍了SDRAM工作原理并认真研究了Ahera提供的SDRAM控制器,根据实际系统使用需要加以修改简化,设计了对修改后控制器进行操作的状态机.采用全页突发读写模式,每次读/写后自动刷新,省掉了传统设计中的刷新计数控制逻辑.整个设计采用VHDL实现,已在实际系统中成功使用.     

高速SDRAM控制器的嵌入式设计

为适应高数据吞吐速率的应用场合,在分析同步动态随机存储器(SDRAM)控制器工作原理的基础上,研究支持高数据处理效率可连续读写操作的存储控制算法。利用现场可编程门阵列设计SDRAM嵌入式存储控制器,采用CMD命令形式,根据猝发长度分配连续读写延时,通过数据通道控制与读写操作协同工作提高数据处理效率。测试结果表明,该控制器运行频率高于100 MHz,数据处理效率大于95%,适用于视频采集数据缓存及大型LED显示控制中。     

MPC8280集成的SDRAM存储控制器设计

介绍了NXP公司PowerQUICC II系列MPC8280处理器集成的SDRAM存储控制器的工作原理和工作模式，并在某国产化8280嵌入式系统开发板上，利用SDRAM存储控制器对4片SDRAM芯片进行读写操作。实际操作结果表明，该国产化8280处理器SDRAM存储控制器功能正常，可以访问SDRAM外设存储器。     

面向逻辑设计的SDRAM 控制器性能度量模型*

以SDRAM控制器为研究对象,探讨硬件逻辑设计时其性能度量的方法,通过建立一个硬件时钟周期级上的SDRAM控制器性能度量模型,在硬件逻辑实现的层次上实现了SDRAM控制器性能的评估。根据该性能度量模型,既可以分析已有设计的性能,又可以启发SDRAM控制器的优化方案。在双向有线数字电视信道SoC系统平台上应用该度量模型对三个AMBA总线接口的SDRAM控制器实现方案的性能进行分析,从而验证该性能度量模型适用于评估和指导SDRAM控制器的设计。该实验方法还可以用来评价各个不同IP核提供商提供的SDRAM控制     

一种DDR SDRAM通用测试电路的设计与实现

为了保证DDR SDRAM功能的完整性与可靠性,需要对其进行测试;文中介绍了一种基于FPGA的可带多个March算法的DDR SDRAM通用测试电路的设计与实现,所设计的测试电路可由标准的JTAG接口进行控制;设计的测试电路可以测试板级DDRSDRAM芯片或者作为内建自测试(BIST)电路测试芯片中嵌入式DDR SDRAM模块;验证结果表明所设计的DDR SDRAM通用测试电路可以采用多个不同March算法的组合对不同厂商不同型号的DDR SDRAM进行尽可能高故障覆盖率的测试,具有广阔的应用前景.     

视频解码芯片中DDR SDRAM控制器的设计

介绍了高速DDR SDRAM控制器没计以及在视频解码芯片系统中的应用。该设计将DDR控制单元和系统内部总线仲裁单元较好地整合成统一的控制器。根据DDR的工作原理和系统带宽要求，给出了DDR控制器关键部分在结构上和时序上的优化方案。同时还给出了FPGA原型验证的策略以及最后FPGA和ASIC的实现结果。     

一种基于FPGA的实时视频跟踪系统硬件平台设计

提出一种基于FPGA的视频跟踪系统硬件平台的设计方法,包括主控芯片、CMOS图像采集、多端口SDRAM控制器、图像VGA显示、SOPC系统和云台控制驱动等电路的设计。通过该平台,可以实现实时图像采集、缓存、显示和云台驱动;在SOPC系统中加入代码,可以实现运动目标的检测、跟踪、定位,改变云台转动方向,实现自主跟踪。     

基于FPGA的DDR SDRAM控制器设计与实现

随着DDR SDRAM的广泛应用,为满足不同平台下的访存需求,文章设计并实现了一种基于FPGA的DDRSDRAM控制器,通过分级流水结构提高了系统性能,并通过参数的在线配置满足不同内存颗粒的参数需求,保证了控制器的灵活性和可扩展性。     

一种基于WebRTC的网络遥操作系统

遥操作系统能够使人类在危险或者复杂的工业场景中进行实时操作.在当前的遥操作系统中,操作端的视频质量对于操作者能否正常完成工作起着决定性的作用,而实时的视频质量又会受到带宽受限的网络环境的影响,且不能实现便捷的移动设备的访问.为此,设计了一种基于WebRTC （Web with Real Time Communications）的网络遥操作系统,利用WebRTC技术来实现远端到操作端的实时音视频传输,并且利用Websocket来传输操作端的控制指令,并且实现了远端移动平台的运动规划.最后的实验表明该系统能够有效降低传输速率,提高视频质量.     

HDTV SOC系统中SDRAM控制器的设计

提出了一种在HDTVSOC系统中实现多模块共享存储单元的高效SDRAM控制器。通过利用合理的请求仲裁、FullPage读写、指令与数据分离、指令缓存和前后相关处理等机制,实现了高吞吐率下的SDRAM共享。该模块在HDTVSOC系统中的应用效果良好。     

基于μC/OS-Ⅱ的多窗口显示屏控制器设计

多窗口显示屏控制采用μC/OS-II实时操作系统的多任务管理运行模式,各窗口视频数据由线程管理,Nios II 32位处理器作为显示屏控制器硬件系统的核心,软件系统控制多窗口任意显示。在1片FPGA上实现显示屏控制器的硬件系统,利用SOPC Builder软件定制系统所需的IP核,外扩存储设备实现视频数据的海量存储,解决了FPGA内部资源相对不足的问题。通过重构视频数据,合理组织数据的存储方式,解决视频数据的灰度控制问题,减少数据处理过程,降低了控制系统的复杂度。     

用Xilinx FPGA实现DDR SDRAM控制器

DDR SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能。DDR SDRAM需要特定的DDR控制器才能完成与DSP、FPGA之间的通信。由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDR SDRAM控制器。该DDR SDRAM控制器采用直接时钟数据捕获技术,本文将重点阐述该技术。     

在线快速错帖检测系统研究

研制了一种在线快速错帖检测系统。该系统的硬件部分使用了TM320DM642处理器,通过EPMA方式实时获取CCD摄像头的N制式图像,外扩了FLASH、SDRAM存储器、CPLD作为逻辑控制器。硬件部分还带有键盘和液晶屏等外部设备。错帖检测算法采用灰度相关的方法固化在FLASH中。该系统实时检测文字、图形帖中存在的错误书帖。实验表明,该系统检测精度约为99%,具有较好的检测稳定性和准确性。     

高速采样存储中DDR2 SDRANJ控制器的设计分析

通过比较,说明了二代双数据速率动态随机存储器（DDR2 SDRAM）的优势与特点。结合高速采样存储卡,介绍了板卡和存储控制器的硬件设计方案,重点阐述了关键技术和设计实现方法。对照时序仿真结果介绍了存储控制器的控制过程。最后总结了控制器模块达到的性能。