可编程逻辑器件构建可重配置汽车平台

过去15年时间里,现代汽车以惊人的速度发展。这一切源于汽车制造商之间的有效竞争,并因此而提升了客户对汽车的期望值并带来更严格的汽车环境保护管制标准。随着汽车制造商致力于产品差异化和促进最终客户需求的努力,汽车已经从车轮上的办公室开始向全面的移动办公和娱乐空间转变。然而,汽车中消费类电子设备的不断增加也带来一些难题:$消费类设备的生命周期与汽车不同,我们如何协调两者之间的差别?$成本对于汽车仍然极为重要,我们如何降低成本的同时仍然为最终消费者带来价值?降低成本的方法历史上,成本就是指我们所购买的器件或部件的价格…     

可编程逻辑器件可重配置性的应用

低成本的可编程逻辑器件和現场可编程门阵列,用起来可能真的得心应手,但说不定也会得不偿失。对于“低成本”和“多优点”,业内并没有标准的界定,所以务请仔细研究靖楚:一个厂家的说法,不一定放诸四海而皆准。     

可编程逻辑器件

Altera的LogicLock递增设计法主持APEXⅡ系列基于Quartus Ⅱ开发软件环境的LogicLock递增设计方法,不仅可以优化任何架构的设计,而且可以改善集成IP内核设计的流程,或通过采用基于团队的方法大幅度加速SOPC(可编程片上系统)的开发周期。 Altera专有的LogicLock递增设计法是可支持APEX Ⅱ可编程逻     

可重配置的汽车

当前新兴的汽车电子应用已经从基本的汽车控制应用转向车内多媒体应用。汽车向移动办公室发展,同时为司机和乘客提供行进中娱乐和实时信息的趋势,这意味着汽车电子或半导体应用的相当大部分将会集中到这一新扩展的领域。     

可编程逻辑器件ACEX 1K的配置方法

介绍ACEX 1K系列器件的几种配置方法。着重论述了应用配置器件配置ACEX 1K系列器件的优点。[编者按]     

可编程逻辑器件指南

《EDN》杂志编辑出版的《PAL、PLD和FPGA指南》介绍各种结构的可编程逻辑器件供你今后设计时使用。从中可以看到在PAL、PLD和FPGA领域中哪些器件是新的,哪些已陈旧过时,哪些有所改进。     

漫谈可编程逻辑器件

<正> 目前,通用的标准数字集成电路,如74系列、4000系列、14500系列,已广泛用于业余制作和一般产品中。这些集成电路通常都是小规模集成电路(SSI)或中规模集成电路(MSI)。 除此之外,在数字电路家族中有一类专用集成电路(ASIC)。专用集成电路,电子爱好者用得不多,主要是批量生产厂家使用。在复杂的电路系统中,往往用到许多块集成电路,使印刷电路相对复杂,占用印刷电路板面积大,可靠性下降。如果要改进电路,则需要重新设计电路板,生产厂家为了解决这一问题,可以根据自己的需要,向集成电路厂家提出要求,由集成电路厂家设计专用集成电路,然后再试制、批量生产。通常,专用集成电路的设计周期和生产     

可编程逻辑器件技术

介绍了可编程逻辑器件的特点，原理，结构及设计方法，并具体介绍了几种器件的应用。     

基于SRAM编程技术的PLD核心可重构电路结构设计

CPLD相对于FPGA更适合实现时序逻辑较少而组合逻辑相对复杂的功能,比如复杂的状态机和译码电路等。CPLD的EEPROM编程技术不适合动态可重构的应用。本文针对CPLD的核心可编程结构：P-Term和可编程互连线,采用2．5V、0．25μm CMOS工艺设计了功能相近的基于SRAM编程技术的可重构电路结构。新的电路结构可以通过可编程方式有效控制功耗和速度的折衷,并且相对于传统的CPLD互联结构减少了50％的编程数据。在动态可重构系统中,采用上述新结构的PLD相对于FPGA可以更有效地实现可重构的复杂状态机和译码电路等应用。     

Task Scheduling for Context Minimization in Dynamically Reconfigurable Platforms

Dynamically reconfigurable hardware provides useful means to reduce the time-to-prototype and even the time-to-market in product designs. It also offers a good alternative in reconfiguring hardware logics to optimize the system performance. This paper targets an essential issue in reconfigurable computing, i.e., the minimization of configuration contexts. We explore different constraints on the CONTEXT MINIMIZATION problem. When the resulting subproblems are polynomial-time solvable, optimal algorithms are presented. We also present a greedy algorithm for the CONTEXT MINIMIZATION problem, that is proved NP\mathcal{NP}-complete. The capability of the proposed algorithm is evaluated by a series of experiments.     

基于PLD的纳秒级脉冲发生器

利用复杂可编程逻辑器件(PLD)集成度高、可靠性强及工作速度快的优点,设计了一种纳秒脉冲信号发生器,该发生器可以控制脉冲的输出和实现多路脉冲宽度输出。详细叙述了该发生器的工作原理和具体硬件设计,利用ISE 6.0 MoldeSim 5.7SE软件进行波形仿真,制作硬件电路版和并通过验证。设计采用了100 MHz的时钟,得到各种不同宽度的脉冲输出,最小脉冲宽度为19.8 ns,上升沿为9.7 ns。     

CRC-32编码器及其PLD实现

由于循环冗余检验码CRC简单、有效,已成为各种差错控制中最常用的一种编码检验方式。如何使用硬件技术有效的实现CRC倍受人们所关注。随着EDA技术的发展,使用PLD实现其成为可能。本文介绍了利用VHDL语言,在MAX PlusⅡ平台上,使用PLD实现CRC的的设计及其模型验证结果。     

基于多流水线的可重构系统

介绍一种采用多条运算流水线技术的粗粒度动态可重构计算系统．使得能够在时间维和空间维上同时开发算法的循环级并行性。在此基础上研究了可重构器件的细织结构形式以及面向动态可重构的互连网络．并给出了在该系统上求解一般问题（如FIR）的重构与执行过程。最后，为实现算法到结构的自动化映射而初步建立了协同编译器框架并展望了在系统中融合向量技术的前景．     

基于FPGA的动态可重构系统实现

介绍了Xilinx公司VirtexTMFPGA芯片的配置原理,采用模块化设计实现FPGA的动态部分重构,并设计出CPU加CPLD配置FPGA的硬件方案来实现可重构系统.FPGA采用Select MAP配置方式,实现配置逻辑的快速重构和动态部分重构.同时给出了可重构系统配置的软件流程,并计算出相应的重构时间.     

基于Proteus和PLD的数字电压表的设计

本文基于Proteus软件强大的单片机仿真功能,以可编程逻辑器件GAL16V8、单片机AT89C52、模数转换器ADC0804和液晶显示屏1602为硬件,通过三总线的方式设计了一种数字电压表。笔者在文中还验证了该设计方法的正确性和可行性。本文详细介绍了其设计、构建与仿真的具体过程,并给出了完整的原理图及编程思路。这种方法在单片机系统应用的教学演示和实际设计中都具有很大的辅助作用。     

可重构点乘运算的FPGA设计

文章在深入分析ECC点乘运算的FPGA实现的基础上,提出了一种参数可重构的、基于正规基有限域运算的ECC点乘运算结构。该点乘运算结构采用了复用、并行化等措施,在FPGA上实现了GF（2^191）的ECC点乘运算。在Altera FPGA上的仿真结果表明：在50Mhz时钟下,一次点乘运算只需413．28us。     

Reconfigurable RF-Waveform Generation Based on Incoherent-Filter Design

Radio-frequency (RF) waveform generators are key devices for a variety of applications, including radar, ultra-wideband communications, and electronic test measurements. Following advances in broadband coherent pulsed sources and pulse-shaping technologies, reconfigurable RF waveform generators operating at bandwidths $>$1 GHz have become a reality. In this work, we demonstrate reconfigurable RF waveform generation using broadband spectrally incoherent optical sources. This is achieved in two steps. First, we implement an RF incoherent filter. The energy spectrum of the optical source is conveniently apodized using a commercially available computer-controlled D-WDM channel selector with 100-GHz resolution. The channel controller provides high flexibility for shaping the optical source energy spectrum and, hence, high reconfigurability capabilities in terms of the RF filter. Second, we show that by applying a short baseband electrical waveform to the input of the RF filter, the output RF spectrum of the electrical signal is a mapped version of the designed RF filter transfer function. Specifically, we illustrate the capabilities of our technique by generating RF signals with $sim$ 10 GHz bandwidth and tunable repetition rate. Finally, we discuss how this method can be scaled up to the millimeter-wave range with current technology.