高倍抽取率的数字下变频设计

数字下变频(Digital Down Converter,DDC)是将高速数据率的中频数字信号下变至低速数据率的中频信号的一门技术,其在卫星通信,移动通信、雷达探测以及广播通信等领域有着极其广泛的应用。本文针对高倍抽取率的数字下变频技术进行研究,提出基于数字混频器、积分梳状(Cascaded Integrator Comb,CIC)滤波器、半带(Half Band,HB)滤波器以及有限长冲激响应(Finite Impulse Response,FIR)补偿滤波器等进行级联实现的640倍抽取率的数字下变频方案。本文提出的方案已经过仿真和硬件验证,具有一定的有效性和可靠性,具有一定的工程实践价值。本文将运用MATLAB、Xilinx ISE和Modelsim SE联合仿真对抽取率达640倍的数字下变频方案进行论述说明。     

宽带雷达接收机数字下变频技术研究

数字下变频（Digital Down Conversion,DDC）是宽带雷达中频接收机的关键技术之一,传统DDC实现方法在现有FPGA上无法满足带宽和滤波器精度对硬件资源的要求.针对这一问题,提出了一种数字下变频结构优化方法,给出了分布算法实现FIR滤波器的结构,研制出了一种最优化免混频数字下变频器,并已经成功应用于某宽带雷达系统.     

软件无线电数字下变频及抽取技术研究

数字采样及数字下变频技术是研究软件无线电接收机的重要内容之一.其中针对多种速率信号的采样,对可变的信号符号率与固定的系统采样率进行实时匹配问题,是研究多速率信号数字化所遇到的难点问题之一.文中通过抽取和内插技术的组合解决了这一问题.并在此基础上着重研究了高速抽取和内插的多项滤波结构,为数据率的快速匹配奠定了基础.     

一种新型直接抽取算法的数字下变频设计

为了简化卫星导航接收机框架,提出一种基于数字信号抽取的下变频方法。通过分离和累计法,人们发现了一种具有高频率数字载波信号的直接下变频方法。这种方法不仅具有结构简单、速度高和计算简单的特点,还能够很好的保持导航电文和多普勒信息,但这种方法有可能会使S/N信号和接收机的灵敏度降低:分析和仿真结果显示,它对接收机的定位灵敏度没有任何的影响。     

宽带分数抽取数字下变频设计

在雷达宽带接收系统中,数字中频接收采样率的选择要受限于射频系统的整体设计架构,信号处理系统需要的基带信号数据率可能无法通过对采样信号进行整数抽取获得。针对宽带系统采样率高、数字下变频采用并行多相滤波算法结构、基带信号由多个并行支路组成的特点,以及FPGA处理速率的限制,宽带信号分数抽取运算通常只能采用并行多相方式实现。在宽带数字下变频并行多路基带信号的基础上,通过并行多相内插滤波和并行多相抽取滤波算法,不需要提高FPGA的处理时钟,实现对大带宽信号的分数抽取运算。     

基于System Generator的数字下变频设计

Xilinx公司推出的DSP设计开发工具System Generator是在Matlab环境中进行建模,是DSP高层系统设计与Xilinx FPGA之间实现的"桥梁"。在分析了FPGA传统级设计方法的基础上,提出了基于System Generator的系统级设计新方法,并应用新方法设计验证了一套数字下变频系统,通过仿真和实验结果验证了该方法的有效性和准确性。     

高效实现FPGA数字下变频的多类滤波器分组级联技术

对各种实现数字下变频的方法进行比较,在对数字下变频已有的许多高效的算法做了总结和归纳后,为了解决系统实现时乘法器需求过高的局限,通过合理的滤波器分解和级联、选择适当的滤波器系数和流水线技术,给出了系统的FPGA实现方案,并在Virtex-5上给出了Verilog具体实现和仿真,结果证明:FPGA设计的DDC各项指标满足系统设计要求。     

基于FPGA数字下变频技术的设计与应用

本文对数字下变频的主要模块进行了FPGA的分析和设计;通过FPGA器件(Altera公司的CeycloneⅡ系列的EP2C70F672I8)并降低数据的速率,从而实现DDC电路功能,并对其进行仿真与结果分析。     

数字下变频的FPGA实现

介绍了数字下变频的组成结构,并通过一个具体的实例,给出了FPGA实现的具体过程。     

数字下变频技术的改进与FPGA实现

数字下变频(DDC)是软件无线电系统的关键技术之一,可将高频数据流信号变成低频数据流信号,以适宜于后端数字信号处理器设备实时处理.分析了下变频器的各个组成模块:数字振荡控制器(NCO)、级联积分梳妆(CIC)滤波器、有限长单位冲激响应(HR)滤波器.并在此基础上对各个模块提出改进方式,给出了一种改进型基于FPGA的数字下变频的设计方案,实验结果表明,改进型数字下变频技术可减少对FPGA内部逻辑资源的消耗,具有可用性和实用性.     

一种新的高效数字下变频方法及其FPGA实现

数字接收机是新一代雷达侦察系统的主要组成部分。本文对数字接收机结构进行了研究,提出了一种高效数字下变频方法。该方法的运算量是传统DDC方法的1/M,并且可以简单地实现和多相滤波一样的运算效果。仿真及实验证明,该结构是实现数字下变频的高效结构,有利于硬件资源的节省。     

数字中频正交采样及其FPGA实现

为满足高性能信号处理的要求,需要直接对中频信号进行采样得到正交的两路信号.分析了直接中频正交采样的基本原理,给出了其中最重要的滤波器设计思想及其在FPGA上的硬件实现方法,并仿真验证该方法的有效性.理论分析和实验结果表明,这一方法可以满足高性能信号处理的要求.     

正交插值与脉冲压缩的优化算法设计

针对传统正交插值和脉冲压缩处理方法中存在的脉压结果主瓣不对称和峰值相位非线性问题，分析了DFT频率泄漏和脉压系数的设计对此问题的影响，设计了改进的算法并进行了仿真，比较了新算法与传统算法性能的优劣，给出其在实际应用中的意义。     

基于System Generator的数字下变频实现

System Generator for DSP是Xilinx公司开发的基于Simulink的图形环境的DSP开发工具,充分利用了Simulink在DSP系统构建中的便利性。本文将以数字下变频为例介绍SystemG enerator的设计流程,设计者不需要了解硬件描述语言(HDL)以及开发平台的细节。实验证明该方法具有操作简单、设计灵活、效率高等优点。     

基于动态相位调整算法的高速采样系统设计

高速采样技术在雷达信号处理系统中至关重要。在使用多通道串行输出AD芯片进行采样时,AD芯片输出的时钟信号与串行数据信号在传输的过程中获得了不同程度的延时,导致关键路径的时序要求不能够得到满足。为了解决上述问题,提出了一种自适应动态相位调整算法,动态调整时钟和数据的相位关系使其能够在高速条件下正确匹配;设计了基于ADS6445模数转换芯片和Virtex-5 FPGA芯片的采样系统对算法进行验证,经系统测试该算法成功将时钟变化沿对准了数据窗中心位置,大幅度提高了系统采样的准确性和稳定性。经计算,系统的采样数据有效位达到11位以上,满足雷达信号处理对数据精度的高要求。     

基于ADSP-TS101的数字正交采样和脉冲压缩的高效算法实现

针对雷达信号处理中数字正交采样和脉冲压缩的大运算量问题，提出了用频域方法把正交采样和脉冲压缩结合实现的高效算法，大大减少了运算量，提高了雷达信号处理的吞吐率和实时性。在ADSP-TS101上，验证了这个算法实现数字正交采样和脉冲压缩的速度性能和精度。     

离散采样偏差造成的信噪比损失分析与改善

分析了离散采样偏差造成的目标信噪比损失,提出采用幅度最大原则搜索获得采样位置偏差值,利用该偏差值在频域完成对采样偏差的补偿,从而改善信噪比的损失。讨论了该算法的应用条件,分别对强散射点目标和弱散射点目标情况进行了仿真,分析了随着信噪比变化该算法对信噪比损失改善的效果,验证了算法的有效性。算法具有较低的运算复杂度,因而在实际系统中易于实现。     

车载雷达信号接收机的数字下变频研究和实现

在车载雷达信号接收机中,由于雷达信号的中心频率远大于信号带宽,故需要通过数字下变频获取雷达的基带信号。因此,设计一种采用A/D采样芯片对雷达信号进行采样,并在FPGA中实现数字下变频的信号接收机,为满足设计要求还设计了一种基于多相滤波结构的数字下变频算法。运用Matlab对该算法进行研究和分析,并且在FPGA中进行了仿真实现,其结果表明,设计的数字下变频算法不仅能准确地得到基带信号,还可简化雷达信号接收机系统,对车载雷达信号接收机系统的进一步完善具有重要意义。     

激光成像雷达数字信号预处理技术

研究了激光成像雷达的信号预处理技术 ,采用分区存储方法实现实时成像显示技术 ,系统采用距离选通技术 ,减少了数据处理量 ,应用处理器芯片ADSP2 10 6 0 ,提高了系统信息处理能力     

基于FPGA的宽带雷达信号模拟系统设计

雷达信号模拟技术在现代雷达系统中有着重要的应用。随着半导体技术的迅猛发展，FPGA器件的工作频率和接口带宽越来越高，这使得利用高性能FPGA配合超高速DAC器件直接产生宽带雷达信号成为可能。该文介绍了一种基于Xilinx公司最新一代的Virtex-4系列超大规模FPGA芯片的雷达信号模拟系统，该系统最高转换速率可以达到1Gs／s，分辨率为14bit。