一种高性能的低噪声宽带放大器

介绍作者研制的一种低噪声宽带大放大器，由于采用了低噪声电子设计的一些关键技术，使放大器的噪声性能指标已接近国外同类产品的水平。     

一种超宽带低噪声放大器

提出一个共源共栅结构的超宽带低噪声放大器。该电路基于台积电0.18μmCMOS工艺,工作在3GHz～5GHz频率下,用来实现超宽带无线电。仿真结果表明,该低噪声放大器有最大13.6dB的增益。整个频段噪声系数小于1.9dB。输入和输出反射损耗都小于-11dB。一阶压缩点在-15dBm左右。功耗为18.7mW。     

一种射频CMOS低噪声放大器的设计

应用TSMC0.35um CMOS工艺模型,设计了可应用于无线通信系统的低噪声放大器(LNA),电路采用单端共源共栅结构,用SmartSpice对电路进行分析优化,仿真结果表明,噪声系数为1.65dB,增益高于20dB。     

一种高性能低噪声数据采集卡的设计

针对目前国内USB接口的数据采集产品存在精度低、采样率低、数据传输速率低的问题,设计了一种高性能低噪声数据采集卡。该数据采集卡采用高速差分放大器AD8132进行前置放大;采用CPLD和SRAM构成大容量FIFO;采用USB2.0总线技术进行数据传输;采用独立时钟为CPLD和AD转换器提供精确的同步时钟信号,从而降低时钟相位噪声;采用VC++设计上位机应用程序,用于分析和处理数据。测试结果表明,该数据采集卡具有噪声低、传输速率快、精度高等优点。     

一种新型超宽带CMOS低噪声放大器设计

结合电阻并联反馈，利用PCSNIM流程设计了一个用于超宽带（UWB）系统的宽带LNA电路。电阻并联反馈降低了输入电路的Q值，使窄带LNA带宽增加，而对NF的影响很小。用TSMC0.18CMOS工艺进行仿真，结果表明，LNA在3．1-5．1GHz带宽范围内NF小于2．9dB。输入匹配优于-10．5dB，功率增益为12．9dB，带内波动仅为1dB。在1．8V电源电压下，核心电路功耗为7．5mW。     

一种低噪声亚采样锁相环的设计

介绍了一种2.4 GHz的低噪声亚采样锁相环。环路锁定是利用亚采样鉴相器对压控振荡器的输出进行采样。不同于传统电荷泵锁相环,由于在锁定状态下没有分频器的作用,由鉴相器和电荷泵所产生的带内噪声不会被放大N2倍,从而会使锁相环的带内噪声极大程度地减小。在输出电压摆幅相同的情况下,压控振荡器采用NMOS-PMOS互补结构降低了锁相环的功耗。锁相环的设计在TSMC 180 nm CMOS工艺下完成,在1.8 V的供电电压下,锁相环功耗为7.2 m W。在偏移载波频率200k Hz处,环路的带内噪声为-124 d Bc/Hz。     

一种10GHz高增益低噪声放大器设计

提出了一种带有输入匹配网络优化方法的窄带10GHzLNA电路。通过插入全新的输入匹配网络,不仅满足LNA低噪声的要求,同时更使增益有所提高。提出的LNA采用0．181μmSiGeBiCMOS工艺,工作频率为10GHz。结果表明,提出的窄带HBT10GHzLNA电路,在10GHz频段测试增益大于lldB,噪声3．6dB,功耗9mw,达到了较好的匹配效果,有较好的稳定性,满足了收发机对LNA的指标要求。     

一种低功耗高线性度低噪声放大器设计

本文介绍了在功耗约束条件下低噪声放大器最小噪声系数的一种设计和优化方法。该放大器通过0.18umCMOS工艺设计实现,工作频率为2.14GHz。仿真结果表明,在输入输出匹配到50欧姆,电源电压取1.8伏情况下,直流工作电流为5.36毫安,噪声系数为0.655dB,增益为16.64dB,P-1dB为-12dBm,IIP3为6dBm。版图面积为0.37mm*0.58mm。     

一种低噪声MEMS加速度计设计与制作

为了提高微加速度计的噪声性能,研究了一种基于绝缘体上硅(SOI)技术的单轴MEMS加速度计的设计和加工方案。该微加速度计采用大面积质量块的电容式检测结构,通过增加检测质量,在保证灵敏度的前提下,有效地降低了微加速度计的机械布朗噪声,增强了信噪比。另外,该微加速度计采用一种基于Al保护层的MEMS SOI工艺技术制造,有利于提高微加速度计的整体精度水平。测试结果表明:微加速度计的本底噪声为20μgn/√Hz,灵敏度为2.5 V/gn。     

低杂散低相噪频率合成器的设计

DDS＋PLL是目前频率合成技术的常用组合方式之一。首先就DDS＋PLL的几种常用合成方式的特点进行了简单介绍．然后着重利用DDS激励PLL的混频合成方式,实现了一种低杂散低相噪的频率合成器的设计。设计中首先在理论分析的基础上选出了合理的设计方案,然后对各项指标进行了可行性分析,尤其对输出相位噪声和组合杂散进行了详尽的阐述。最终通过理论分析,合理的选取时钟频率巧妙地避开了近端的杂散,用试验结果证明了该方案的可行性。     

低噪声PLL应用的最佳环路带宽仿真设计

本论文在环形压控振荡器基础上,通过分析一个电荷泵PLL的离散时间模型,给出了在低噪声锁相环（PLL）应用方面的寻找最佳带宽的方法。仿真使用了VerilogA语言PLL模型,结果与理论预期相比,显示了很好的一致性。     

低噪声电容式超声传感器的结构与电路设计

本文提出了一种紧凑的可动浮栅型电容式超声传感器(Capacitive Micromachined Ultrasonic Transducer,CMUT)器件结构和低噪声高频电路。该结构包含通常CMUT上下电极和MOS晶体管。建模对浮栅型CMUT器件进行了直流分析和时变电容的瞬态分析,模拟结果表明该传感器结构比传统CMUT具有更低的寄生电容和输出阻抗。在1.5Pa超声声压下进行Cadence和ANSYS仿真,输出信号为40.1mV,在1MHz等效输出噪声为16.59nV/Hz1/2,直流增益为74.73dB,单位增益带宽为488MHz。指标优于传统的CMUT结构,具有医学三维成像的应用前景。     

宽带低噪声放大器的设计

探讨了使用S参数设计低噪声放大器(LNA)的方法。设计采用了PHEMT晶体管(ATF-35143)。设计过程首先从等效集总元件电路模型设计入手,然后对如何提高电路稳定性,降低噪声系数等方面进行了探讨,最后给出了工作带宽为1650M~2350M,增益G>29dB,增益平坦度GF±1dB,噪声系数NF<0.8dB的两级低噪声放大器的电路仿真结果。     

低相噪低杂散C波段频率合成器的设计

直接数字频率合成（DDS）＋锁相环（PLL）是目前频率合成技术的常用组合方式之一。首先就DDS＋PLL的几种常用合成方式的特点进行了简单介绍,然后着重利用DDS内环分频式合成方式,实现了一种低杂散低相噪的频率合成器的设计。设计中首先在理论分析的基础上选出了合理的设计方案,然后对各项指标进行了可行性分析,尤其对输出相位噪声和组合杂散进行了详尽的阐述。最终用试验结果证明了该方案的可行性。     

基于CNN噪声分离模型的噪声水平估计算法

现有的噪声水平估计(noise level estimation, NLE)算法通常采取先将图像内容信号与噪声信号分离,然后基于分离出的噪声信号估计出图像噪声水平值的实现策略.由于仅有噪声图像本身的信息可以利用,这些算法为保证噪声分离的准确性设计了各种复杂的处理过程,导致其执行效率偏低.为此,提出一种新的基于卷积神经网络噪声分离模型的NLE算法.首先,对大量原始无失真图像施加不同噪声水平的高斯噪声获得噪声图像集合,然后利用卷积神经网络构建一个专门从噪声图像中分离噪声信号获得噪声映射图(noise mapping)的预测模型.考虑到噪声映射图的系数值具有类高斯分布特性,利用广义高斯分布(generalized Gaussian distribution, GGD)模型对噪声映射图建模并以模型参数值作为反映图像噪声水平高低的特征值.最后,利用改进的BP神经网络将该特征值映射为最终的噪声水平预测值.大量实验数据表明：所提出的NLE算法在预测准确度和执行效率2个方面的综合性能优于现有的NLE算法,更具实用价值.     

直放站低噪声放大器的计算机仿真设计

低噪声放大器是现代无线通信系统中的必不可少的器件。该文介绍用小信号法设计GSM以及CDMA直放站中低噪声放大器的方法和过程,应用系统仿真软件ADS对电路进行仿真和优化。     

一种MEMS水听器信号去噪的组合算法研究

针对MEMS水听器采集的数据"淹没"在强噪声场中的问题,提出采用LMS自适应噪声对消与Fourier变换滤波相结合的组合算法实现MEMS水听器的信噪分离。在信号频率已知的情况下,设计了一种自适应噪声对消和Fourier变换滤波组合算法的滤波器,对提取后的信号与理想信号做性能对比。仿真实验表明:该组合算法在-15 dB的强噪声场中仍有较高的分辨精度和提取效果,对搜寻类似于"黑匣子"等情况比较适宜,并将设计的滤波器用于中北汾机测试实验的信噪分离中,结果验证了该算法具有良好的高效性和实用性。     

应变传感器低温漂低噪声的优化测量方法

本文阐述了基于单片机的应变传感器低温漂测试方法,分析了在温度变化剧烈的环境中影响应力测量结果的相关因素,提出针对温度漂移和系统噪声对应力测量结果影响的改进措施,并通过实际温度测试验证了该方法的有效性和实用性。