共查询到20条相似文献,搜索用时 171 毫秒
1.
2.
3.
4.
针对某工业现场总线的测试要求,为实现利用光纤高速传输视频图像信息,设计了一种利用FPGA为核心,光纤作为基本传输媒介的视频图像传输模块,该模块实现了光收发模块的电路设计,高速GTX转换单元等,逻辑控制部分通过数据位转换,对齐模块,视频图像解析模块等对视频图像信息进行处理,最终使视频图像在HDMI显示器上显示。多次的实验验证及 仿真表明,该模块实现了10Gbit/s级高速视频图像的光纤无失真传输,与传统传输方式相比速率大大提升,同时设计了可靠的嵌入式硬件电路和光纤连接方式,抗干扰性和可靠性更强。 相似文献
5.
6.
7.
8.
9.
10.
本文介绍了基于蓝牙技术的视频传输系统的硬件设计与实现。在以ARM芯片作微处理器的系统中,视频信号压缩采用MPEG-4编码格式,并在嵌入式Linux中内置Web服务器应用程序。数据采集压缩模块实时采集视频数据,压缩后经ARM芯片发送给蓝牙传输模块。文中重点讨论了该系统中服务器的组成以及三大模块的功能和硬件实现。 相似文献
11.
12.
一种基于IP的视频监控系统设计 总被引:8,自引:2,他引:6
提出了一种基于IP的视频监控系统设计,阐述了视频编码系统的硬件结构体系和实时视频软件解码系统的设计方案,就视频数据网络传输中的数据处理等关键技术进行了分析。 相似文献
13.
14.
15.
提出了一种基于FPGA的H.264视频解码的IP核设计方案,对以NIOS Ⅱ软件处理器为内核的SOPC系统进行了优化,对CAVLC熵解码进行了优化。CAVLC熵解码模块硬件加速的方法,与无硬件加速的NIOS Ⅱ软件解码方法相比,缩短了解码耗时,使基于FPGA的H.264视频实时解码和播放成为可能。 相似文献
16.
基于TMS320DM642的多路视频采集处理板卡的硬件设计与实现 总被引:6,自引:1,他引:6
针对构建高稳定性、高鲁棒性的多媒体数字监控系统设计并实现了一款基于TMS320DM642型数字信号处理器的四路实时MPEG-4视频采集兼压缩处理PCI板卡.详细介绍TMS320DM642的硬件架构、板卡的硬件构成和核心模块的实现,分析板卡设计中的难点及关键技术.实验结果表明,该板卡在不降低视频质量的前提下能够满足对4路CIF分辨率的视频图像进行采集、实时编码和通过PCI接口传输的要求,为远程视频监控提供有效的硬件支持,具有广阔的市场前景. 相似文献
17.
实现了对视频图像数据的采集﹑调度﹑实时编码及传输等功能。以FPGA实现的MCU为主控制器,对采集来的视频信号进行数据调度,将编码后的数据经I2C总线发送至上位机软件,同时对读取的码流解码,最终在PC终端上显示。根据硬件平台的结构特性,设计采用流水线结构对系统进行优化,保证了系统运行的高效性,实现了资源的最优化利用。在Xilinx Virtex-5的FPGA上实现并验证,系统可达的最高工作频率为170 MHz,且满足I帧的实时编码要求,实现高精度﹑高可靠性的AVS采编传输系统。 相似文献
18.
作为计算量最多的模块之一,运动补偿占用了解码器与片外数据存储器之间约70%的带宽,是实现超高清视频解码的瓶颈。通过所设计的基于Cache的HEVC运动补偿模块,在保证实时解码数据吞吐量的同时,有效减少了80%的带宽消耗。首先,利用由可复用滤波器构成的插值计算模块和2D Cache设计了可并行化流水线数据处理的运动补偿模块,满足计算过程中高数据吞吐量需求。其次,设计高效内部存储器RAM结构,并提出片内Cache功耗降低的有效解决方案。最后,利用了参考帧数据相关性,设计插值顺序重排,将Cache的硬件开销减少了87.5%。基于HM9.0的HEVC标准测试视频序列实验结构表明,该设计显著地减少了带宽消耗和硬件开销。 相似文献
19.
Mohri A. Yamada A. Yoshida Y. Sato H. Takata H. Nakakimura K. Hashizume M. Shimotsuma Y. Tsuchihashi K. 《Solid-State Circuits, IEEE Journal of》1999,34(7):992-1000
A real-time system large-scale-integrated circuit (LSI) for digital video cassette recorder (DVCR) encoding/decoding and MPEG-2 decoding is implemented on a dual-issue RISC processor (DRISC) with dedicated hardware optimized for video-block processing. The DRISC achieves 972-MOPS software performance and can execute fixed-length data processing at the block level as well as processing at the macro-block level and above for the DVCR/MPEG-2. The dedicated hardware for variable-length coding/decoding can encode and decode codes for both the DVCR and the MPEG-2 by changing translation tables. The dedicated hardware for video-block loading can process video-block data transfers with half-pel operations. The LSI size is 7.7×7.2 mm2 in a 0.25-μm CMOS process 相似文献
20.
视频监控技术已应用到越来越多的方面,特别是对安全防护要求较高的场合,视频监控成为不可缺少的工具。论文针对安防监控视频实时性高、便携性强的要求,探讨了基于DSP硬件平台实现H264数字服务器的设计,其中包括了服务器端视频采集模块,H264编码以及TCP传输的部分以及客户端解码的部分。调试结果表明系统达到了设计要求。 相似文献