基于FPGA的数字摄像机输出视频DVI显示

从硬件电路设计和EDA设计两个方面,介绍了一种基于FPGA的Camera Link接口数字摄像机输出视频DVI显示的实现方法.从系统的硬件电路入手,介绍了硬件电路的系统设计原理和各组成部分;重点介绍了FPGA内部各模块的划分、实现,包括Camera Link接口模块、前端FIFO控制模块、SDRAM控制模块、乒乓操作控...     

基于DSP的视频监控系统硬件设计

提出一种基于DSP的视频监控解决方案。系统设计加入FPGA模块,使得设计方便、灵活,可广泛应用于工业控制、交通系统和数字视频展台等领域。该系统主要由电源、视频信号处理、FPGA和外围接口等4个功能模块组成．主要介绍这4个模块的硬件电路设计。该设计方案已成功应用于数字视频展台产品设计中。     

基于DSP的视频监控系统硬件设计

提出一种基于DSP的视频监控解决方案.系统设计加入FPGA模块,使得设计方便、灵活,可广泛应用于工业控制、交通系统和数字视频展台等领域.该系统主要由电源、视频信号处理、FPGA和外围接口等4个功能模块组成,主要介绍这4个模块的硬件电路设计.该设计方案已成功应用于数字视频展台产品设计中.     

基于嵌入式的高速光纤视频图像传输模块的设计

针对某工业现场总线的测试要求,为实现利用光纤高速传输视频图像信息,设计了一种利用FPGA为核心,光纤作为基本传输媒介的视频图像传输模块,该模块实现了光收发模块的电路设计,高速GTX转换单元等,逻辑控制部分通过数据位转换,对齐模块,视频图像解析模块等对视频图像信息进行处理,最终使视频图像在HDMI显示器上显示。多次的实验验证及 仿真表明,该模块实现了10Ｇｂｉｔ/ｓ级高速视频图像的光纤无失真传输,与传统传输方式相比速率大大提升,同时设计了可靠的嵌入式硬件电路和光纤连接方式,抗干扰性和可靠性更强。     

基于单片机的无线传感网络通信模块设计与实现

采用单片机进行无线传感网络通信模块设计,提高无线传感网络通信的保真性和稳定性,文章设计的无线传感网络通信系统主要包括了传感器模块电路设计、无线传感网络通信的时钟电路模块设计、晶振电路设计、AD电路设计以及单片机的JTAG电路设计等。建立嵌入式STM32开发环境实现硬件电路集成设计,首先进行了无线传感网络通信模块的总体设计描述,进行通信模块技术指标分析,采用单片机作为核心处理芯片,进行无线传感网络通信的模块化设计。系统调试结果表明,采用该设计的通信模块进行无线传感器网络通信的稳定性较好,通信误码率降低,电路系统的可靠性较高。     

基于DM8148的视频处理系统设计

设计了基于DM8148处理器的高清视频处理系统,介绍了各硬件模块的设计以及系统应用程序的编写。系统的采集模块将采集到的高清视频数据送入高清视频处理子系统。视频处理模块对视频进行去隔行、尺寸调节、添加OSD和H.264编解码算法处理,处理过的视频流经HDMI接口输出。     

基于蓝牙模块ROK 101 007／1的小区安全监控系统设计

介绍了蓝牙模块ROK 101 007／1的主要特性、硬件结构及其接口规范：并对基于蓝牙模块ROK 101 007／1的小区安全监控系统的硬件体系结构及系统蓝牙电路设计方法进行了详细地分析和讨论；最后对该系统的应用前景作了说明。     

基于MAX470的视频电路设计

MAX470是具有高精度、高稳定性，2倍电压增益的四视频缓冲放大器。文中给出了简洁、可靠，实用的视频分配放大器和视频多路切换器的硬件电路设计，在设计中充分利用了MAX470的特点，从而达到优化硬件电路设计的效果。     

基于PIC18F2550的OLED测试系统的设计与实现

针对AM-OLED的结构与特点,提出了一种以PIC18LF2550为主控器、以SVGA050微显芯片为对象的OLED接口电路设计方案,通过主控器的I2C串行总线配置各模块的寄存器参数,可以将VGA和CVBS格式的视频输入信息在OLED上正确显示出来。通过对开发的硬件系统进行实测,验证了该方案的有效性。     

IGBT-IPM智能模块的电路设计及在SVG装置中的应用

介绍了IGBT-IPM智能模块的基本情况和功能特点 ,并对该智能功率模块的相关电路设计方法和需要注意的问题进行了深入地分析 ,最后结合SVG装置 ,详细说明了该模块的应用 ,并给出了系统硬件结构图     

基于TMS320DM6446的嵌入式视频处理模块硬件设计

采用TI公司的DaVinci系列芯片TMS320DM6446为主芯片设计了一套视频处理模块,该模块通过高速视频解码电路对模拟视频信号进行数字化处理,由DSP（数字信号处理器）芯片对数据进行处理,从而实现实时处理和输出。详细介绍了视频处理模块的硬件设计方案,主要涉及到视频解码芯片TVP5150、FPGA（现场可编程门阵列）及DSP等,还包括视频协处理电路和网络通信及接口电路。所提出的系统设计方案满足嵌入式视频处理要求,可作为最小的独立视频处理系统运行。     

一种基于IP的视频监控系统设计

提出了一种基于IP的视频监控系统设计,阐述了视频编码系统的硬件结构体系和实时视频软件解码系统的设计方案,就视频数据网络传输中的数据处理等关键技术进行了分析。     

基于ADSP—BF561的图像平移系统的设计与实现

基于ADSP—BF561的结构特点,提出了图像平移系统的设计与实现方案。该设计分为硬件和软件两部分。硬件设计上,以ADSP—BF561为核心,控制视频信号的采集、预处理和平移。其中,视频编解码分别采用ADV7171,ADV7181B芯片实现。软件设计上,分别使用基于描述子的数据传输方式、DMA和MDMA数据搬移方式,着重解决了图像平移时的实时性问题。试验结果证明了该设计的有效性。     

基于JPEG2000的高清硬盘录像机系统软件设计

设计了一个基于Mac平台和高清硬件实时编解码卡的高清硬盘录像机系统,该系统采用JPEG2000帧内压缩技术,音视频质量优异,性能稳定可靠,非常适合于高清视频采集及播出等应用.     

基于FPGA的H.264解码IP核中CAVLC熵解码模块的设计

提出了一种基于FPGA的H.264视频解码的IP核设计方案,对以NIOS Ⅱ软件处理器为内核的SOPC系统进行了优化,对CAVLC熵解码进行了优化。CAVLC熵解码模块硬件加速的方法,与无硬件加速的NIOS Ⅱ软件解码方法相比,缩短了解码耗时,使基于FPGA的H.264视频实时解码和播放成为可能。     

基于TMS320DM642的多路视频采集处理板卡的硬件设计与实现

针对构建高稳定性、高鲁棒性的多媒体数字监控系统设计并实现了一款基于TMS320DM642型数字信号处理器的四路实时MPEG-4视频采集兼压缩处理PCI板卡.详细介绍TMS320DM642的硬件架构、板卡的硬件构成和核心模块的实现,分析板卡设计中的难点及关键技术.实验结果表明,该板卡在不降低视频质量的前提下能够满足对4路CIF分辨率的视频图像进行采集、实时编码和通过PCI接口传输的要求,为远程视频监控提供有效的硬件支持,具有广阔的市场前景.     

基于FPGA及MCU的AVS编码器设计

实现了对视频图像数据的采集﹑调度﹑实时编码及传输等功能。以FPGA实现的MCU为主控制器,对采集来的视频信号进行数据调度,将编码后的数据经I2C总线发送至上位机软件,同时对读取的码流解码,最终在PC终端上显示。根据硬件平台的结构特性,设计采用流水线结构对系统进行优化,保证了系统运行的高效性,实现了资源的最优化利用。在Xilinx Virtex-5的FPGA上实现并验证,系统可达的最高工作频率为170 MHz,且满足I帧的实时编码要求,实现高精度﹑高可靠性的AVS采编传输系统。     

基于Cache的HEVC运动补偿带宽优化设计

作为计算量最多的模块之一,运动补偿占用了解码器与片外数据存储器之间约70%的带宽,是实现超高清视频解码的瓶颈。通过所设计的基于Cache的HEVC运动补偿模块,在保证实时解码数据吞吐量的同时,有效减少了80%的带宽消耗。首先,利用由可复用滤波器构成的插值计算模块和2D Cache设计了可并行化流水线数据处理的运动补偿模块,满足计算过程中高数据吞吐量需求。其次,设计高效内部存储器RAM结构,并提出片内Cache功耗降低的有效解决方案。最后,利用了参考帧数据相关性,设计插值顺序重排,将Cache的硬件开销减少了87.5%。基于HM9.0的HEVC标准测试视频序列实验结构表明,该设计显著地减少了带宽消耗和硬件开销。     

A real-time digital VCR encode/decode and MPEG-2 decode LSIimplemented on a dual-issue RISC processor

A real-time system large-scale-integrated circuit (LSI) for digital video cassette recorder (DVCR) encoding/decoding and MPEG-2 decoding is implemented on a dual-issue RISC processor (DRISC) with dedicated hardware optimized for video-block processing. The DRISC achieves 972-MOPS software performance and can execute fixed-length data processing at the block level as well as processing at the macro-block level and above for the DVCR/MPEG-2. The dedicated hardware for variable-length coding/decoding can encode and decode codes for both the DVCR and the MPEG-2 by changing translation tables. The dedicated hardware for video-block loading can process video-block data transfers with half-pel operations. The LSI size is 7.7×7.2 mm² in a 0.25-μm CMOS process     

基于DSP的H264数字视频服务器设计

视频监控技术已应用到越来越多的方面,特别是对安全防护要求较高的场合,视频监控成为不可缺少的工具。论文针对安防监控视频实时性高、便携性强的要求,探讨了基于DSP硬件平台实现H264数字服务器的设计,其中包括了服务器端视频采集模块,H264编码以及TCP传输的部分以及客户端解码的部分。调试结果表明系统达到了设计要求。