基于VxWorks的多DSP并行处理系统的实现

多DSP信号处理板广泛地运用于工业、军事、通信和医疗等许多方面。介绍了一种基于实时操作系统VxWorks，采用雷达距离向脉冲压缩算法对数据处理的6片ADSP21160的DSP模块设计，并介绍在VxWorks下对多DSP模块的驱动程序的开发，以及对多DSP模块通信、控制的实现。     

基于FPGA和多DSP的并行信号处理系统的实现

为了克服在高速实时信号处理领域中传统单DSP系统处理能力的瓶颈，多DSP并行处理技术应运而生，成为当前该领域研究的热点。该文提出了一种基于FPGA内部的软FIFO互连结构和4片TI公司的高性能浮点型DSP——TMS320C6701构成的多个DSP之间通信的并行信号处理系统。     

多DSP的混合模式自举系统

自举系统在并行系统研发中占有重要地位.在分析和比较单DSP自举原理的基础上,设计并实现了一种应用在多处理器平台的混合模式自举系统.该系统采用嵌套架构结合EPROM和链路口这两种加载模式,成功实现了单Flash芯片引导多处理器问的不同应用程序.与单一模式的EPROM自举系统相比,降低开发成本.减少功耗,提高了系统的可靠性和扩展性,为多DSP的大规模集成提供了广阔的应用前景.     

FPGA与DSP的高速通信接口设计与实现

对ADI公司TigerSHARC系列的两种典型DSP芯片TS101[1]和TS201[2]的链路口性能进行了分析和比较,并给出了FPGA与这两种DSP芯片通过链路口进行双工通信的设计,为FPGA+DSP实时处理系统的内部数据通信提供了更加稳定和完善的通道。     

基于DSP EMIF口及FPGA设计并实现多DSP嵌入式系统

在实时图像处理、雷达信号处理、软件无线电、电子对抗、3G数值仿真计算中,单DSP无法满足实时性和高速运算量要求,往往需要多DSP进行协同处理。本文针对DSP的EMIF接口和FPGA的特点,设计8个DSP通信的嵌入式系统。试验结果表明,所设计的多DSP通信的嵌入式系统,工作性能稳定,数据处理能力强,适用于高端的雷达信号处理、电子对抗、超声图像处理等场合。     

DSP互连分析与FPGA实现

比较了多种DSP芯片的互连性能,给出了一种简单高性能DSP网络结构.针对构成DSP网络通讯接口的链路口,分析其基本特点,并且提出了在FPGA中实现的设计原理.最后给出了设计仿真图和硬件实现性能,该设计已经稳定地应用于多个系统,为多DSP系统集成增加了灵活性.     

基于FPGA和多DSP的多总线并行处理器设计

设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。     

基于DSP+FPGA的遗传算法硬件实现

本文针对软件实现遗传算法速度慢的缺点，提出了一种在DSP和FPGA系统中的用硬件实现遗传算法的方法，并利用组合优化学中的旅行商问题对算法的实现进行效果验证。实际效果显示，这种硬件实现方法，不仅结构简单，而且大大提高了算法的运算速度．为算法在实时、高速场合的应用打下基础。     

基于FPGA实现的DSP远程在线编程

本文介绍了一种新的使用串行通信进行DSP远程在线编程方法。对设计中的主要技术DSP与PC机的串口通信、Flash编程以及DSP自引导等进行了详细介绍。结合TI公司的TMS320VC33处理器,阐述了具体的实现方法。     

基于DSP和FPGA的信息化发射平台多协议网关设计

为实现信息化发射平台控制系统不同网段之间互联互通,实现了一种能够对以太网、CAN等不同协议数据进行解析、过滤及转发的多协议网关。该网关采用DSP+FPGA的控制器架构,在FPGA内部通过CAN IP核的方式实现了六路CAN控制器;FPGA内部还实现了一路Microblaze软核,软核上运行lwIP以太网协议栈,实现一路以太网控制器功能。DSP作为控制核心,调用FPGA实现的驱动函数实现以太网和CAN数据收发,并根据特定的转发策略对接收数据进行解析、过滤和转发。试验结果表明,该多协议网关单元具有通信接口种类多、数量多,数据转发实时性强、可靠性高,数据解析、转发规则可编程设定、灵活性高等特点,能够适应不同系统的应用需求。     

基于多DSP的遥感图像实时压缩系统设计

随着遥感技术的发展,对高分辨率的遥感图像实时压缩的需求日益迫切。设计了高性能的图像压缩系统,由8片ADSP-TS201为核心处理器和2片FPGA组成,可提供高达28.8 GFLOPS的峰值浮点运算能力。该平台采用PCIE总线作为外部接口,具有良好的可扩展性和强大的数据交换能力;各处理器采用Link Port互联,形成松耦合结构,可实现高速传输、实时处理和大容量存储三者的平衡,具有良好的可重构性和通用性。最后采用该系统实现JPEG2000压缩,实验结果表明,该压缩系统无损压缩速率可达6.2 Mpixels/s,非常适用于高分辨率、高质量遥感图像压缩领域。     

基于FPGA和多DSP的高速视觉测量系统的研究

针对高速视觉测量系统数据处理速度快、数据处理量大的特点,将FPGA技术与DSP技术相结合,研究了一种基于FPGA和多DSP的多通道并行处理的高速视觉测量系统。详细介绍了FPGA技术与多DSP技术在数字图像处理过程中的不同应用、高速视觉测量系统的总体结构以及各部分的工作原理。     

采用SRIO协议实现多DSP实时系统图像数据传输

针对高速实时图像处理系统数据量大、算法复杂度高等特点,从系统的处理性能、缓存容量、传输带宽三个要点考虑,设计了一种基于FPGA+4DSP架构的实时图像并行处理系统,使用SRIO互连技术取代传统EMIF方式实现DSP间、DSP与FPGA中间的数据传输。实验结果表明,系统传输带宽峰值为312.5 MB/s,这种新的嵌入式实时图像处理平台能够实时采集传输处理1k?1k@100 f/s高分辨率图像数据,并且具有可靠性高、通用性强、灵活性好的优点。     

多DSP系统中分布式互斥的实现

实现了多DSP系统中的两种分布式互斥方法——基于令牌的方法和基于软硬件协同的方法,测试结果表明,这两种分布式解决方案不仅正确可靠,而且完全能够满足系统实时性要求。     

二维DMA在链路口数据传输中的应用

采用二维DMA方式进行外设高速缓存区到DSP内核的数据块实时传输,以解决高速并行信号处理系统中的数据总线传输瓶颈问题[1]。在分析二维DMA方式控制原理的基础上,给出了具体操作步骤。结合工程实例,介绍二维DMA在并行信号处理系统中的应用,给出了DSP链路口数据传输的二维DMA控制软件流程图和关键代码。     

一种CCDL的FPGA设计与实现

多余度技术能够满足飞机管理系统中高安全性、确定性和可靠性的需求,而交叉通道数据链路（ CCDL）是余度计算机之间进行数据和信息交换的重要途径,是保证余度飞机管理计算机正常运转的关键部件。文中基于三余度飞机管理计算机系统需求,给出CCDL硬件逻辑设计的体系架构,对CCDL的关键点进行分析,设计了一种在1394总线上进行点对点可靠传输、防止故障蔓延的交叉通道数据链路,并进行了FPGA实现和验证。实验结果表明,该设计能够高效可靠地满足系统的应用要求。     

一种FPGA+多DSP系统复位信号的设计方法

针对FPGA和多DSP系统中各部分所需的复位信号需满足相应的复位时间和正确次序的要求,在介绍了两种传统复位信号产生方法的基础上,提出了一种利用外部器件TPS3307产生原始复位信号,并在FPGA中构建逻辑硬件看门狗,采用异步复位、同步释放的方式复位多DSP的设计方法。给出部分关键设计的源程序,并在一片Xilinx公司的FPGA(XC2V1000)芯片与4片ADI公司的DSP(TS201)组成的系统中进行了验证,结果表明该设计方法能提高系统稳定性和可靠性。     

基于CPCI总线多DSP系统的高速主机接口设计

CPCI总线是一种成熟全面的计算机总线,通过它主机可以方便地为DSP加载程序,进行调试和监控工作;另外还能在主机和DSP系统间完成高速数据传输工作。本文结合一个已经成功应用的设计,阐述了基于双状态机+Cache结构的主机接口设计,并给出了逻辑框图。利用PLX公司的PCI9656接口芯片,FPGA提供了高达90MB/s的主机访问DSP和SDRAM的速度。     

基于FPGA的高速数据存储系统优化设计

针对遥测系统数据记录装置中数据传输速率与存储速率不匹配的问题,提出Flash的并行存储方案,采用交替双平面的编程方式可以使得存储器的存储速率达到单片Flash最高存储速率的2倍,即60 MB/s;对控制单元FPGA内部双端口RAM的逻辑设计进行改进,解决了数据存储异常的现象。在数据回收方面,提出了多备份的设计思想和备用读数接口的设计方案,已在工程应用中得到成功实践,验证了该数据记录装置的可靠性。