循环冗余校验CRC的软件实现

在数字通信系统中，为保证数据传输的正确性，需要对通信过程进行差错控制。循环冗余校验CRC(Cyclic Redundancy Check)由于编码简单、误判概率低，在通信系统中得到了广泛的应用。为了减少硬件成本，降低硬件设计复杂度，对于那些采用软件方法不至于严重影响CPU响应时间的校验可通过软件实现。采用软件方法实现的前提是实现算法要合理，校验速度要足够快。本文在介绍了并行CRC的原理后，重点讨论了采用并行CRC算法快速通过软件实现CRC-32的具体过程，给出了实现程序，并列出了测试结果。     

基于FPGA的循环冗余校验并行实现

在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法.循环冗余校验(CRC)由于其误码检测能力强,抗干扰性能优异,在通信和测控等领域有广泛的应用.通过对CRC校验码原理的分析,研究了一种并行CRC算法并采用硬件描述语言Verilog HDL来实现.     

基于FPGA的循环冗余校验算法实现

循环冗余校验(CRC)码是数据通信中广泛应用的一种差错检测码。在介绍CRC原理的基础上,以常见的CRC-16为例,用VerilogHDL硬件描述语言设计该算法。利用Altera公司的EDA开发工具软件QuartusII6.0,给出仿真波形图以及可以共享的模块,该模块既是CRC码生成器,又是待校验数据的校验器。仿真结果表明,这是一种实现CRC算法的有效方法,其工作频率可达到420.17MHz。     

循环冗余校验的实现方法

循环冗余校验在数字通信技术中有着广泛的应用。本文讨论了循环冗余校验的代数算法,并据此给出了软硬件的实现方法,供工程技术人员参考。     

用HDL语言实现循环冗余校验

文章介绍了用硬件描述语言（HDL）实现循环冗余校验（CRC）的方法。     

单片机通信过程中循环冗余校验的实现

本文介绍了循环冗余校验 (CRC)在MCS -5 1单片机中的实现方法。     

基于置信度判定的循环冗余校验纠错技术

以S模式下行数据链的检纠错为例,给出了基于置信度判定的循环冗余校验多位纠错技术,实现了突发和随机分布的多位差错的纠正,在不增加冗余码的情况下大大增强了循环冗余校验码的纠错能力.     

循环冗余校验在数据采集系统中的应用

在激光光幕坐标靶的测试中,采用FPGA作为坐标数的数据采集和存储装置,为了克服其占用资源多、扩展性不强等特点,采用FPGA处理I/O数据,并通过并行算法的CRC校验与主控FPGA交换I/O信息的方法实现数据的存储。为了保证并行I/O数据传输的可靠性,用Verilog实现了并行算法CRC-32校验编码,给出了正确的仿真结果。在实际应用中,该校验器速度快,占用资源少,该方法实现了对数据的有效传输,具有I/O扩展的高度灵活性,为大面积坐标靶的实现提供可靠的理论基础。     

电力营销系统数据流循环冗余校验技术研究

为解决营销系统数据传输的误码以及数据类别混乱的问题,设计基于BP神经网络的电力营销系统数据流循环冗余校验技术。根据循环冗余原理获得循环冗余校验码,设置管理逻辑,引入BP神经网络,实现电力营销系统数据流循环冗余校验。实验结果显示：在可靠度阈值为1、高斯噪声信噪比为5.5dB的情况下,两个子系统与数据库之间数据传输平均比特差错率最低,且数据传输迭代时间更短,同时数据分类效果更为优异。     

基于FPGA的带CRC校验的异步串口通信

由于FPGA具有速度快,效率高,灵活稳定,集成度高等优点,所以为了提高串口通信的速度和效率,在串行通信中采用FPGA来实现串口通信是十分必要的。由于通信传输的不确定性以及干扰等原因,串行通信经常会出现异常情况。然而,在串行通信中添加CRC校验,可以提高通信的可靠性。采用VerilogHDL设计的一个带CRC校验的串口通信程序,对其下载到FPGA芯片中进行实验验证,得到的结论是用FPGA进行串口通信,可大大提高通信的速度和效率,且CRC校验确保了通信的准确性及卡可靠性。     

基于FPGA的CRC编码器的实现

在数据通信中为了降低通信线路传输的误码率,需要采用高效能的差错控制方法,循环冗余校验CRC（Cyclic Redundancy Check）由于编码简单且有效,是一种最常用的信道编码方法.介绍了CRC编码的原理算法和校验规则,以CRC-4为例,给出了CRC校验码的具体计算过程和使用硬件描述语言VHDL来实现CRC编码的流程图,在程序中实现的是串行移位计算,并以Altera公司开发的EDA工具QuartusⅡ作为编译、仿真平台,选用Cyclone系列中的EP1C6T144C6器件,完成了CRC编码器的FPGA实现,其实现速度可达397 MHz.     

CRC校验及其软件实现

数据通信技术是计算机网络技术发展的基础,已经成为现代生活中必不可少的一部分。但通过通信信道传输的数据往往会有差错的产生,而且差错的产生是不可避免的,我们的任务是分析差错产生的原因与差错类型,研究检查是否出现差错及如何纠正差错。循环冗余码(CRC)是目前应用最广的检错纠错编码方法之一。论述了CRC的教学原理及其在数据通信中的作用,并提出了用8031汇编语言实现CRC校验的程序设计。     

基于FPGA的频率测试系统

传统ATE比较昂贵,功率大耗电多,造成IC的测试成本偏高,针对ATE的不足之处,设计制作FPGA模块的频率测试系统,包括FPGA测试系统的组成模块,测试原理和测试方法,以及与Handler的通信设计。该测试系统占用空间小,耗电少,测试成本低,达到了节能降耗,降低测试成本的目的。     

CRC的FPGA设计与实现

面对通信系统设计中经常使用到的CRC校验,以CRC-CCITT权式为例,在分析了CRC原理的基础上给出了串行CRC-CCITT校验码产生和校验器的实现电路。整个电路最终在FPGA上得到了很好的实现。     

基于FPGA的电机测试系统设计

本文设计了一种基于FPGA的电机测试系统,融合了 STM32实时控制、Qt上位机人机交互界面、电机转速转矩的实时测量.STM32接收上位机指令并采用FSMC总线对FPGA进行控制和数据流不间断传输.实验结果表明,该电机测试系统的正弦波输入信号AI测量频率范围为5-300Hz,幅度范围为-7V到7V,幅度的测量精度为1％...     

基于FPGA的高速Fast-SSC译码器测试系统

为了满足Polar码高性能测试时大数据量的要求,设计了一种针对Fast-SSC译码器的FPGA硬件测试平台,包含信源、信道编码器、调制器、信道、解调器、译码器和统计模块,采用Verilog在Altera Stratix V 5SGXEA7N2F45C2上实现,并采用PCIe接口与上位机进行通信。该平台对码长1024、码率1/2的Polar码进行测试,结果表明测试频率为300MHz、测试数据为1.4*1010 位时,译码耗时仅为19.18s。     

基于测试系统的FPGA测试方法研究

FPGA已经成为当今数字化系统硬件设计的核心,全球90%以上的嵌入式系统设计工程师正在使用FPGA进行着各种各样的设计。FPGA的快速发展,为测试厂商带来了新的机遇和挑战,针对FPGA的各种创新测试技术和解决方案不断问世。文章介绍FPGA配置方法,着重介绍了利用测试系统(ATE)直接配置和基于CPLD+FLASH的FPGA配置方法,介绍了FPGA配置模式选择和配置代码生成方法,并以Virtex-II FPGA为例,详细讲述了FPGA配置与测试过程。     

基于FPGA的LTE-TDD接收系统设计与实现

介绍了一种基于FPGA的LTE-TDD接收系统设计与实现,采用中频带通采样技术实现LTE-TDD信号接收,可进一步提升其系统带宽.给出了基于FPGA的LTE-TDD接收系统具体设计方案,并对各部分主要电路设计进行了详细阐述,包括信号调理电路、A/D转换器电路、FPGA电路以及电源电路设计.该系统由于采用了FPGA,因此...     

基于FPGA的ARINC-429总线收发系统实现

在高速率的ARINC-429通信中,采用传统的单片机控制方式已很难满足系统速率要求.文中介绍了利用FPGA(现场可编程门阵列)的高速、灵活性来控制HS-3282芯片,实现了ARINC-429总线串码的实时接收与发送,系统采用工业计算机PC104控制收发通道、发送次数、波特率等参数,并实时显示收发信息,实现了人机交互.