共查询到17条相似文献,搜索用时 78 毫秒
1.
通过权衡几种线性插值算法的显示效果和硬件可实现性,选择用双线性插值算法实现视频缩放,并在FPGA平台上以RAM_FIFO架构作为该算法硬件实现的核心思想,设计主要包括数据缓存模块、系数产生模块以及整体控制模块。结果表明,该设计能够实现任意比例缩放,系统频率高,实时性好,缩放后显示清晰稳定,能够满足实际工程的应用要求。 相似文献
2.
《电子技术应用》2016,(6):34-37
针对某显示系统中监控视频控制器的实际需求,设计了一种可实现四路视频信号实时缩放的电路架构。通过权衡几种常用图像缩放算法的显示质量和硬件可行性,选择用双线性插值算法实现视频的缩放,并在FPGA平台上以双口RAM资源构建的线缓存作为算法硬件实现,该算法主要由视频数据缓冲模块、插值系数产生模块以及整体控制模块构成。本设计在满足视频缩放质量要求的基础上,避免了采用过于复杂算法而消耗过多的FPGA资源,有效地解决了视频缩放时原始图像信息量丢失导致图像失真的问题。结果表明,该设计能够实现任意比例的视频缩放,实时性高,应用灵活,缩放后显示效果良好,能够满足实际工程的要求。 相似文献
3.
4.
一种采用Altera Cyclone Ⅲ FPGA将标准清晰度电视(SDTV)转换成高清晰度电视(HDTV)的方法。用图像插值技术,充分利用了原始图像,实现视频格式水平方向上行内像素点的增加及垂直方向上行数的提升,满足高清晰度电视格式的标准输出。整个上变换模块的复杂度低,易于硬件实现,完成了专用格式转换芯片的功能,在工程应用中有利于提高系统的集成度和灵活性。 相似文献
5.
设计了一种基于FPGA的运动目标的检测系统,采用模块化设计和流水线的处理方式,充分利用了FPGA高速并行处理特点以及DDR2 SDRAM大容量特性.系统采用了单高斯背景建模的背景差分法同时结合帧间差分法的方式实现对运动目标的检测.实践测试结果表明,该目标检测系统能够有效的实现运动目标的检测,且检测效果良好,满足实时性需求. 相似文献
6.
7.
8.
设计了一种有更高传输速率和更大带宽的存储模块来满足更高的数据存储需求。该设计采用Xilinx公司的UltraScale系列高性能芯片作为FPGA主控制模块,后续基于原有模块设计并外挂了4片容量为1 GB的DDR4内存芯片,结合片上DDR4控制模块实现对内存的读/写控制,通过FPGA内部集成的DDR4 SDRAM IP核进行例化核设计。通过实验验证,DDR4在300 MHz系统时钟频率下能够进行正确的读/写操作,无数据丢失,保证了高速率、大带宽数据的正常传输,证明该机制具有良好的可靠性及适用性。 相似文献
9.
针对图像缩放的不同要求,提出一种分步插值图像缩放器结构.对行列在空间上分开,在时间上同步,在开始的K(选择不同的算法K值不同)行行列串行处理,先进行行缩放,再用新生成的像素点进行列操作,K行处理完后,行列并行处理.这种结构使得图像缩放时并行度得到提升,由于行列分开处理使得对于不同要求的场合行列可以采用相同或不同的算法以达到特定的要求.实验表明,该分步式插值电路架构既节省了资源、降低了开销,又提高了图像质量. 相似文献
10.
11.
12.
13.
基于FPGA的视频叠加融合系统设计与实现 总被引:2,自引:2,他引:0
针对两通道视频图像叠加融合,设计并实现了一种实时性好、灵活性强的FPGA硬件系统。该系统可以根据实际需求进行任意比例和任意位置的视频图像叠加融合。方案经仿真验证后,运用双线性插值缩放算法、DDR2存储以及叠加融合等技术在FPGA硬件平台上实现。结果表明,该系统能达到预期效果,叠加融合画面效果良好,能够满足工程应用的需求。 相似文献
14.
15.
16.
本文利用频域抽取基四算法,运用灵活的硬件描述语言-Verilog HDL作为设计主体.设计并实现一套集成于FPGA内部的FFT处理器.FFT处理器的硬件试验结果表明该处理器的运算结果正确,并且具有较高运算速度.该方法具有设计简单灵活,体积小等优点,可用于雷达处理、高速图像处理和数字通信等应用场合. 相似文献
17.
对基于FPGA的机载视频图形显示系统架构进行设计和优化。从实时性、BRAM资源占用和DDR3吞吐量三方面进行分析,改进帧速率提升算法来提高实时性;改进视频旋转算法来降低BRAM资源占用;改变不同模块的顺序来减少DDR3的吞吐量。比较结果表明,设计的系统架构满足性能需求,实时性能更好,BRAM资源占用降低,DDR3吞吐量降低,整体性能得到了提升。 相似文献