IEEE 1394b VersaPHY的IP核设计与实现

文章提出了VersaPHY的IP核的实现方案;根据VersaPHY协议,分析了VersaPHY的标签、数据包和寄存器,完成了VersaPHY的IP核设计;在Altera QuartusⅡ开发平台上,结合Verilog HDL语言和其自带的IP CORE实现了VP-Label寻址的数据包(读请求包、读响应包、写请求包、写响应包)的接收和发送;最后借助于QuartusⅡ集成开发环境提供的SignalTapⅡ逻辑分析仪进行验证,结果表明,该系统可以实现不同速度(100Mb/s、200Mb/s、400Mb/s、800Mb/s)的VersaPHY的数据包的传输,工作稳定可靠,满足实际应用需求。     

HDLC协议控制器IP核的设计与实现

介绍了HDLC协议控制器的IP核方案及实现方法,分别对发送和接收模块进行了分析,给出了仿真波形图。该设计采用Verilog HDL语言进行描述,用ModelSim SE 6.0进行了功能仿真。     

PCI-Express总线技术研究

本文描述了一种更高性能的第三代 I/O总线（PCI-Express）,这种总线将被广泛应用于未来的计算机平台.它保留了PCI的关键特性,但总线的实现方式将从原来的并行总线改 为串行总线.它采用一种分层传输协议来传输数据包.PCI- Express规范将综合考虑各种因素,完全兼容当前的PCI规范,并且具有新特性.同时,本文提出了一种基于背板形式的P
CI-Express总线来适应专用计算机的应用需求.     

应用于PDA的MCU接口的设计与实现

介绍了一种应用于PDA系统中的可支持多种类型MCU的接口的设计与实现。采用对不同MCU信号总线使用独立处理通道的设计思想,设计接口支持多达八大类的MCU,同时达到其高速的要求(最高100M)。着重介绍了Motorola的MC68K2接口,它具有一定的共性。对所设计的电路进行了仿真,得到了很好的仿真结果,并通过了FPGA的验证。     

PCI 总线从接口的设计与验证

讨论了一种包括配置空间和 I/ O 空间的从 PCI(PCI-slave)接口电路的 Verilog HDL 设计.重点介绍了顶层的系统架构,对其进行了功能分析和结构划分,并详细阐述了各子模块电路的设计和实现.根据 PCI 总线交易时序,给出使用有限状态机实现接收总线信号控制本地逻辑的方法.针对 PCI 时序的复杂性,提出了一种新颖实用的 PCI 系统验证方法,并重点讲述了组建验证平台的方法及其优点.通过编写测试激励程序完成了功能仿真,仿真和验证的结果表明,该接口电路在功能和时序上符合 PCI 技术规范,达到了预定的目标     

基于FPGA的I2C总线接口设计

本文简述了I2C总线的工作原理,重点介绍了在FPGA上实现I2C总线接口的结构设计和Verilog HDL代码设计,并给出了仿真结果.     

I2C总线串行数据接口的Verilog实现

本文介绍了I2C总线规范,并根据该规范对I2C进行模块化设计,用Verilog HDL语言对每个模块进行具体描述,并通过模块之问的调用,基本实现了I2C的主机从机的发送和接收功能.     

PCI总线目标接口状态机的Verilog HDL实现

随着计算机技术的发展,PCI总线以其高性能、突发传输和即插即用的优点获得广泛应用,成为事实上的计算机标准总线。介绍了采用独热（one-hot）编码方式、用Verilog HDL语言实现了PCI目标接口的核心控制部分——目标接口状态机,给出了详细的状态转移图和仿真结果图,并进行了分析。同时结合其它支持模块,灵活地配置到CPLD中实现了PCI目标接口,较好地完成了PCI目标接口的数据传输控制功能。     

基于FPGA的ISA总线接口逻辑设计

虽然各种新式总线相继出现,但ISA总线在工业领域应用相当普遍,本文提出用Verilog HDL语言写FPGA(可编程逻辑门阵列)逻辑来实现ISA总线的接口设计,可以大大减化硬件电路设计复杂的缺点,灵活简单。将设计的接口逻辑用于超声波探伤卡的ISA接口中得以验证。     

I2C总线接口的FPGA实现研究

该文详细阐述了I2C总线接口的结构、工作原理,提出了复杂时序电路状态机嵌套的设计思想,并给出了基于VerilogHDL的I2C接口电路的描述。     

基于FPGA的PCI总线目标接口IP核的设计

在芯片设计中采用IP(intellectual property)技术是IC设计发展到SOC时代的必然选择,建立IP库能为以后的设计节省大量的人力,提高设计效率.基于这样的思想,针对PCI接口使用的广泛性,讨论了基于FPGA的PCI总线目标接口IP核的设计技术.从PCI协议的介绍、总体设计思路、各功能模块设计、电路仿真等角度对IP核的设计方法进行了介绍,并着重介绍了状态机的设计.仿真的结果表明,该IP核在功能和时序上符合PCI技术规范,达到了预定的目标.     

基于PCIe的高速接口设计

PCIe总线是第三代I/O总线的代表,提供高性能、高速、点到点的串行连接,支持单双工传输,通过差分链路来互连设备。该设计由Xilinx公司的Virtex-6FPGA平台和PC机组成,为了实现PFGA与CPU之间的高速通信,开发了基于FPGA IPcore的PCIe总线DMA数据传输平台。通过硬件测试表明,该接口设计方案成本低,传输速率可以达到1.5Gb/s。     

基于PCIE的高速光纤图像实时采集系统设计

利用PCI Express(PCIE)总线及DMA数据传输技术,设计光纤图像实时采集系统.利用FPGA中的PCIE硬核实现了PCIE总线的DMA传输,同时介绍了整个采集系统的数据流和光纤接口模块的设计.测试结果表明,系统DMA数据传输速度可达到138 MB/s,完全满足高速光纤图像实时采集的需要.     

基于Wishbone总线的CRC32 IP核的设计

针对基于异或阵列实现的8bit CRC32硬件计算模块资源占用大、实测计算效率低的问题,设计了表格驱动的32bit CRC32硬件计算模块,并封装为wishbone总线接口的IP核,该IP核在Altera FPGA上实测计算效率是快速软件算法的15倍。     

通用可编程接口IP核的设计与实现

为满足SoC外设接口高带宽、外部电路接口多样性的要求,利用可编程状态机和波形描述符存储器,设计了一种通用可编程接口IP核.分别从接口硬件连接设计、固件程序设计、波形描述符设计和仿真平台设计等方面对接口的设计流程进行了详述.以8051 CPU核为基础,利用所设计的接口IP核构建了仿真验证环境,对接口IP核编程后实现了对外部存储器的访问,并通过比较写出和读入的数据验证了设计的正确性.     

盲信号处理中FastICA算法的IP核设计

针对盲信号处理中FastICA算法处理速度慢、性能差的问题,提出使用FPGA实现FastI-CA算法的方案,以提高FastICA算法的处理能力。设计了基于Avalon总线的FastICA IP核,嵌入到SoPC和ASIC设计中。仿真测试结果表明,FastICA IP核实现了盲信号分离,处理速度是PC的20倍,满足了高速盲信号处理的需要。     

DDR内存接口的设计与实现

针对当今电子系统对高速大容量内存的需要,本文阐述了使用DDR控制器IP核来设计实现DDR内存接口的方法。该方法能使设计尽可能简单,让设计者更专注于关键逻辑设计,以便达到更高的性能。该设计经过仿真显示,完全符合要求。     

基于SoC可重构密码算法IP核接口电路设计与实现

针对SoC芯片多IP核集成问题,提出了系统集成时软硬件协同设计方案,建立了可重构密码算法IP核接口电路模型.该模型引入桥芯片和可编程原理,解决了不同密码算法接口位宽不一致的问题.在介绍微控制器和可重构密码算法IP核相关功能的基础上,通过基于双端口存储器和寄存器组接口电路实例,验证了IP核接口电路功能的完备性和普适性.     

基于Spartan3S400的LIN总线控制器IP核设计与车载应用

针对LIN总线在车身网络系统中的应用,提出一种基于FPGA技术设计LIN总线控制器的方案,应用IP(Intellectual Property)功能软核设计方法,实现多条LIN总线控制器在一片芯片内集成,可减少车身网络LIN控制器的硬件数目,降低功耗。介绍了基于Spartan3S400芯片的LIN总线控制器的软、硬件设计与实现,并对总线控制器系统功能进行仿真实验与分析验证。实验结果表明,其功能核满足车载LIN总线通信要求,与传统的MCU设计方式相比,在系统可靠性、成本、体积和功耗等方面具有明显的改善,在未来绿色、节能、环保车型上具有广泛的应用。