基于FPGA的改进DES加密算法的实现

本文针对基于FPGA硬件设计方法的特点,对DES(data encryption standard)加密算法进行了深入分析,提出了一种基于现场可编程阵列(FPGA)的DES改进算法.该算法采用3级流水线生成子密钥,提高了子密钥的生成速度;采用状态机方法控制子密钥的产生时间,避免出现时钟延时;而且S盒随时间的变化可动态刷新,从而实现牢不可破的"一次一密"的密码体制.最后给出了由VHDL描述语言实现的硬件算法,并在Xilinx Virtex-II Pro平台上进行了仿真实验,结果表明了硬件实现算法的正确性,而且系统硬件资源消耗有所降低,系统的处理速度得到较大提高.因此基于FPGA实现的DES加密算法适用于实时性较强的场合.     

一种基于改进DES算法的高效率FPGA硬件实现

针对DES密钥空间小、抗攻击能力弱的缺点,提出了一种改进S-BOX及相关密钥的DES算法.这种体制增强了穷举法攻击、线性密码分析攻击、差分密码分析攻击的难度,大大降低了信息被窃取的概率.由于硬件实现DES密钥模块内部运作,既可保证在外界无密钥的明文流动,又可具备自锁、自毁功能,具有高速、高可靠性等特点,所以利用VHDL硬件描述语言实现了改进的简化DES算法.实验验证,该方案可以抵抗线性密码分析,确保密码体制没有"陷门",实现真正意义上的保密,同时有效地节约了硬件资源.     

基于Java卡DES及3DES算法的实现

作为一种特殊的智能卡,Java卡较传统的智能卡在安全性、可移植性和开发的简便性上都大有提高。但是,目前Java卡上的加密算法多是在本地方法中实现,这大大制约了Java语言的平台无关性。针对这一问题,在简要介绍智能卡,特别是Java卡知识及DES、3DES算法的基础上,提出了一种以Java语言来实现DES及3DES算法的方法,并详细介绍了实现过程中使用到的关键技术。在PC机上模拟测试的结果表明,该算法正确。     

基于3DES的信息加密算法设计

近年来,电子化办公、网络化应用的发展及普及,进一步加剧了信息安全问题。针对信息文件面临的主要安全隐患,论文在分析DES和RSA加密算法基础上,尝试提出了基于3DES的信息文件数字签名方案,并将该方案应用于信息文件加密及传送。     

一种基于Lorenz混沌方程和DES的混合加密算法

介绍了DES加密算法和混沌加密算法的特点,在结合两者优良特性的基础上,提出了一种基于Lorenz混沌方程和DES的混合加密算法.该算法利用Lorenz混沌方程生成DES所需要的密钥,大大扩展了DES加密算法的密钥空间,同时通过C#程序实现了该加密算法,实验结果表明该算法具有可行性.     

基于DES与ECC的混合数据加密算法

对公钥和私钥加密算法的典型代表DES和ECC算法的数学模型分别进行了讨论.结合两种算法优点,提出了一种基于DES和ECC算法的复合加密方案.该设计具有加密、解密速度快,能够保证数据真实、完整,利于升级保护等优点,可用于电子商务和电子政务中.     

基于DES加密算法的抄表系统设计

基于DES算法的抄表系统,把用户水、电、气的消耗量,通过DES加密算法,生成一段密文显示在仪表液晶屏上,用户主动向信息采集中心提交此密文申报抄表.这种方式,不但有效地以较低成本解决了能源供应商的数据采集问题,而且也是用户们较容易接受的抄表方式.系统的多重保险机制,保证了数据采集的准确性.     

一种基于FPGA的信号发生器设计实现

应用VHDL语言及QuartusII软件提供的原理图输入设计功能,结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器,它具有结构紧凑,性能稳定,设计结构灵活,方便进行多功能组合的特点,经济实用,成本低廉。     

基于FPGA的UART设计与实现

提出了一种基于FPGA的UART的实现方法.利用有限状态机和硬件描述语言VHDL实现了通用异步收发器UART IP核的设计,给出了用VHDL实现UART的数学模型,并进行了仿真分析.结果表明,各项通信指标均满足要求,并可提高系统的可靠性和稳定性.     

一种混沌DES算法的单片机实现

针对DES（数据加密标准）算法所存在的不足和混沌序列的特点,提出了一种新的基于Lorenz混沌模型的改进DES加密算法,并在C8051F020单片机上进行了实现。该算法将混沌模型与DES算法相结合,对加密时所用的初始密钥和16轮迭代过程进行了改进,采用一次一密的加密方法。理论分析和实验结果表明,与原始DES算法相比,该算法扩展了密钥的选择空间,有效地提高了算法的安全性能和抵抗攻击的能力,并提高了算法的运算速度。     

DES算法在低成本FPGA-Cyclone上的实现

讨论了基于低成本现场可编程门阵列Cyclone的数据加密标准算法DES的实现,详细阐述了置换,S盒设计,以及P盒实现的方法,采用Quartus Ⅱ对算法进行了FPGA仿真,并对算法的性能进行了分析.     

基于FPGA的增量式PID控制器的研究与实现

PID控制器的可靠性与实时性是使运动控制系统精确定位的重要环节,本文在分析数字PID控制算法的基础上,采用现场可编程逻辑门阵列(FPGA),应用自顶向下的设计方法,采用硬件设计语言VHDL语言进行编程,设计了增量式数字PID控制器.仿真结果表明,该设计方法是可行的,设计模块正确.     

基于FPGA的32阶FIR滤波器设计

研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案;讨论了窗函数的选择、滤波器的结构以及系数量化问题;研究了FIR滤波器的FPGA实现,各模块的设计以及如何优化硬件资源,提高运行速度等问题.实验结果表明了该方法的有效性.     

基于FPGA的HDB3编解码器的设计与实现

为了满足基带传输系统中传输码型无直流分量、低频分量少、便于提取定时时钟和具有一定的检错能力等要求,选择HDB3码并结合FPGA集成度高、速度快的特点,用ALTERA公司的Cyclone系列FPGA芯片EP2C8T144C6实现了HDB3编解码电路的设计.该设计提高了整个通信系统的集成度,克服了分立硬件电路带来的抗干扰差和不易调整等缺陷.实验结果表明：系统的传输误码率低于10 6.该设计可应用到实际的通信系统传输中.     

基于FPGA器件的消除按键抖动方法研究

按键在数字电路设计中经常用到。但是按键是机械触点,当机械触点断开、闭合时会有抖动,为使每一次按键只做一次响应,就必须考虑去除抖动．本文介绍了数字电路设计中的按键抖动信号以及进行消除的三种常用方法,并用VHDL编程,用MAXPLUSⅡ10．1仿真,用Alter公司的Flex10K芯片EPF10K20TL144-4来实现．     

基于FPGA芯片设计出租车计费器的研究

介绍了应用ALTERA公司的FPGA设计一个出租车计费器的一种方案.并讨论了有关使用FP GA芯片和VerilogHDL语言实现出租车计费器设计的技术问题.     

FPGA在馈电终端单元的应用

对于传统数据采集系统。由于每次采样占用DSP(Digital Signal Process)的时间，影响其数据处理及运算速度。在馈电终端单元的设计中。我们将FPGA(Field Programmable Gate Arrav)芯片与A／D芯片(MAXl25)相结合，实现成批数据的采集．并在同一FPGA芯片上实现了数字测频电路与系统控制电路。详述了上述功能的实现方法和仿真时序图。实验结果表明，在馈电终端单元中采用FPGA技术。降低了硬件外部连接的复杂程度,提高了系统的整体性能。