多通道图像的并行处理

多通道图像的并行传输,具有多数据流及大数据量的特点, 采用区域并行的处理方式,对多通道图像信息进行并行处理;并以两片C6203B的DSP及大容量FPGA构成具有双总线结构、基于共享总线的嵌入并行处理系统,对多通道图像进行处理.实验结果表明在自行设计的嵌入式并行处理平台上,采用区域并行的处理方式,可对并行传输的多通道图像进行全视场实时处理,有效解决了多数据流、大数据量与系统实时性之间的矛盾,同时系统具有较强的扩展性.     

基于FPGA的多通道面阵CCD拼接成像系统

针对现有的CCD系统技术无法同时满足大面阵与高帧频的问题,提出了一种基于FPGA的高速多通道CCD拼接系统。采用智能化的AD芯片,配置生成精确且接收反馈的CCD驱动信号。调用FPGA内置的IP核,利用乒乓操作的思想操控DDR2完成多通道图像的拼接,百万像素CCD以100帧的速度处理。对多通道影响图像非均匀性进行分析,将处理图像的得到的参数反馈给AD芯片,实时调整各通道的增益,在硬件驱动电路上完成自适应非均匀性校正。经验证,该系统极大地提高了大面阵CCD的显示帧频,多通道拼接后获得较高成像质量。     

基于FPGA的高速长线阵CCD驱动电路

高速长线阵CCD相机主要用于航天推扫系统等高速图像数据的采集。本文以DALSA公司生产的IL-P4线阵CCD为例,研究了一种基于FPGA的高速线阵CCD驱动电路的设计方法,首先,分析了线阵CCD的基本结构和工作原理,并阐述了IL-P4驱动信号的时序要求。在ISE 13.4开发系统上,运用Verilog描述的分频器,设计了基于Xilinx公司的Spartan 3E平台的驱动电路。最后,采用ISIM软件进行仿真,并用示波器测试出FPGA输出的驱动脉冲。仿真和实验结果表明,FPGA输出结果完全符合IL-P4的高速驱动信号时序要求。本研究对长线阵高速CCD驱动电路的设计与实现具有较好的参考价值。     

多通道输出面阵CCD图像非均匀性校正

针对多通道面阵CCD输出非均匀性问题,开展了多通道输出面阵CCD图像非均匀性校正算法研究。论述了多通道面阵CCD输出非均匀性产生的原因,并对此提出了基于非线性响应的多段线性逼近校正算法,通过FPGA进行了算法实现。基于线性响应的两点校正算法精度低,且不能满足全量程的要求;基于非线性响应的多点校正算法精度高,但运算量大,不易于在FPGA上实现。文中提出的基于非线性响应的多段线性逼近校正算法,综合了以上两种算法的优点,具有运算量小、实用性强、精度高的优点。     

基于FPGA的多通道面阵CCD成像系统设计

以Sarnoff公司的CCD图像传感器VCCD1024H作为敏感元件,设计了一种基于FPGA的多通道面阵CCD成像系统,介绍了CCD工作原理、成像系统总体结构、各部分硬件电路、工作模式及FPGA时序逻辑设计,讨论了成像时序和数据整合。通过仿真验证FPGA逻辑满足成像及数据传输要求,为后续应用奠定了基础。     

基于ARM和FPGA的嵌入式CCD采集系统

提出了基于嵌入式技术CCD采集系统的新方法,并以ARM微处理器和FPGA芯片为核心设计了嵌入式CCD采集系统,解决了传统采集方法中系统过于庞大和复杂的问题,具有结构简单、小型化和智能化的特点.试验结果表明,该系统实现了CCD输出图像的高速采集和实时显示,数据采集速率达到5 MHz.     

基于反射镜拼接的动态目标成像系统

以行间转移面阵CCD KAI-01050作为传感器件,设计了一种基于反射镜拼接结构的动态目标成像系统。完成了CCD时序控制及驱动电路设计,利用相关双采样消除视频信号中的相关噪声;通过分析反射镜拼接中心视场图像降质的产生原理,建立了图像复原数学模型,对反射镜拼接中心视场图像进行恢复。整个系统以FPGA为核心控制器件,采用乒乓缓冲结构,高速并行处理图像数据,系统延迟满足动态目标成像要求,复原后中心视场图像信噪比提高了14.8 d B。     

基于FPGA+ARM的小目标高效探测声呐数据采集传输系统设计

针对小目标高效探测声呐数据采集系统高精度和实时性要求,设计了一种基于FPGA+ARM的声呐数据采集传输系统.利用FPGA的高度并行处理能力采集多通道声呐数据,利用ARM强大的数据处理能力和灵活的进程运行能力,解析、拆分下控协议,计算参数数据,转换格式,控制电子线路各电路板运行状态.实验结果证明该系统具有高可靠性、高精度...     

基于FPGA的科学级CCD成像系统设计

针对天文、医学等领域科学成像需要,设计了一套基于FPGA的科学级CCD成像系统,并给出了设计中关键技术的解决方法。首先,FPGA提供CCD正常工作所需要的时序信号,驱动CCD输出模拟图像;再将模拟信号预放大、相关双采样、AD转化后输出给FPGA进行处理;最后,将图像信号在FPGA内部进行格式重组、添加图像信息等操作后输出给存储与显示单元。实验结果表明,获取的图像质量较好,不制冷时读出噪声仅6个电子,满足了科学成像的需要。整个系统性能稳定可靠、实时性强,具有较好的通用性。     

基于Ethernet的线阵CCD数据采集系统

设计了一种基于Ethernet的线阵CCD数据采集系统,通过FPGA对线阵CCD输出的数据进行采集,并通过在FPGA生成的nios2软核中移植μClinux构建具有网络功能的嵌入式系统,然后通过Ethernet将线阵CCD数据传输到上位机.详细介绍了整个数据采集系统的硬件系统和软件,系统的设计和上位机接收软件的设计.实现了基于Ethernet线阵CCD图像采集,传输以及图像的接收.     

高速密集多路光电信号的并行采集与控制

针对激光光幕坐标靶测试中控制器I/O口不足的问题,提出现场可编程门阵列(FPGA)和单片机相结合实现高速密集多路光电信号的并行采集与控制.采用FPGA作为光电开关信号数据的采集和存储装置,单片机控制FPGA的工作,并处理、显示数据.对7.62 mm弹丸的过靶坐标进行了测试实验,结果证明,基于FPGA和单片机的高速密集多...     

基于FPGA的视频采集显示系统

设计实现一种基于FPGA的视频采集显示系统,包括视频图像的采集、处理与显示3个部分。视频图像部分采用CCD摄像头OV7670作为视频数据的采集,利用在FPGA中构建FIFO并配合SDRAM高速读写实现视频图像数据的高速缓存处理,使用FPGA中构建的Nios II嵌入式内核,实现对SDRAM的控制以及视频数据的TFT液晶实时显示。整个系统获得了较好图像采集、显示效果。     

数码复印机扫描成像单元的研究

作为数码复印机的原稿图像输入端,扫描成像单元在数码复印机中起着至关重要的作用。其中是以高速CCD(电荷耦合器件)作为图像传感器,以CPLD(复杂可编程逻辑器件)/FPGA(现场可编程门阵列)作为CCD的驱动控制,以DSP作为基本图像处理单元和图像采集控制单元,以USB2.0为传输方式,实现了原稿图像输入处理系统,完成了图像的快速采集、存储及数据处理。     

基于FPGA的多路并行混合数据存储系统

为了解决多路信号并行混合采集存储的问题,文中设计了一种以FPGA为控制芯片的多路并行采集存储系统。该系统选用XC6SLX163CSG324I为主控芯片,设计包括数据采集接收模块、数据存储模块、数据回读模块。数据接收模块包括16路模拟量数据、导引头(DYT)数据、脉冲编码调制(PCM)数据和控制命令数据。该系统充分利用FPGA可重构的优势,对内部资源合理利用,降低了硬件资源开销,对所接收数据进行多路并行采集存储;利用握手原则,减少了数据的丢失。实验结果表明,该系统存储速率最高可达25 Mbyte/s,且备用口回读数据时,帧计数连续,该系统准确性较高。     

多路高速光纤图像传输系统设计及实现

设计了基于内嵌高速收发器RocketIO的现场可编程门阵列(FPGA)的多路光纤图像传输系统,能够对Camera Link接口模式的高速大容量图像数据进行实时传输。详细给出了系统总体结构设计、硬件实现中需要注意的问题和若干关键的软件功能模块,包括并口转换模块、图像传输控制逻辑和RocketIO的设计和配置。实验显示传输系统的三通道有效数据传输速率达7.2Gb/s,传输线路稳定可靠,满足光电探测设备对传输带宽的需求。     

CCD时序与基于时分复用的实时数据处理系统设计

分析并设计了e2v公司的CCD42-80 Back Illuminated AIMO型CCD器件驱动时序,完成了一种既节省硬件资源,又能实时、准确输出图像数据的CCD数据处理系统.采用了曝光时间可调节设计来适应相机观测目标的多变性,使用时分复用技术结合乒乓操作、后进先出(LiFo)等技术,保证了图像的质量和实时性.应用一片可编程门阵列FPGA作为硬件设计载体,使用Verilog-HDL硬件描述语言并采用自上而下的模块化设计对整个系统进行硬件描述.在系统时钟64 MHz、图像输出速率200 kHz条件下,测试结果表明,时序电路工作正常,可以满足CCD相机的驱动要求,相机系统输出的图像实时、稳定.基本满足了观测系统对CCD相机在成像和数据传输方面的要求.     

一种PDP电极缺陷自动检查系统的设计

提出一种PDP电极缺陷自动检查系统的设计方案,系统分为机械部分、数据采集部分和图像处理部分.机械部分为整个系统提供扫描平台.数据采集部分由FPGA控制线阵CCD数据的采集与传输,并通过USB2.0接口将数据存储到PC机上.图像处理部分通过介绍一种简单的图像处理方法,在PC机上实现了简单的PDP电极缺陷的识别.本系统可及时、快速、准确地查找PDP电极缺陷的位置及其种类.     

基于EMCCD的驱动电路设计

提出了一种高速EMCCD图像传感器CCD97时序驱动电路的设计方法。采用FPGA进行时序逻辑设计,利用EL7457集成器件对标准时钟进行电平转换。分立电路对快速高压（电子增益）时钟进行电平转换,从而建立EMCCD工作环境。仿真与实验结果表明,该方法能提供多路驱动时序,驱动频率高,硬件电路简单,编程方便,具有较好的性价比及应用推广价值,已用于CCD图像采集系统的研制。     

基于CCD与FPGA的全自动电脑验光仪图像系统设计

本文介绍了全自动电脑光仪的测量原理,其中光学图像处理系统是产品设计的核心。为了提高测量精度,着重论述了一种基于CCD和FPGA共同完成的一套光学图像处理系统。该系统主要由图像采集和图像处理系统组成,CCD把采集到的人眼底图像送至FPGA,FPGA通过其内部强大的对数字图像的处理能力,对眼底图像进行分析、计算、处理、最终得出理想的测量结果。经验证,该系统能准确测量人眼屈光度,技术指标达到国家相关检验标准。     

基于SOPC的远程多通道数据采集系统设计

讨论一个低成本、便携式、远程多通道数据采集系统的设计,分别介绍了系统结构、软硬件设计、Nios II系统模块结构等。数据采集系统主要由信号采集模块、数据处理模块和数据传输模块构成。信号采集模块包含温度、湿度、气压、雨量、风向、风速6个气象数据采集模块、全球定位系统（GPS）模块和电荷耦合器件（CCD）模块;数据处理模块中采用ALTERA公司的EP3C25F324现场可编程门阵列（FPGA）芯片,具有片上可编程系统（SOPC）集成度高、灵活性强的特点;数据传输模块采用通用无线分组业务（GPRS）和有线RS2