首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 78 毫秒
1.
2.
采用Si3N4-SiO2双层栅介质及自对准重掺杂浅结P+区研制出了一种抗辐射加固功率器件--VDMNOSFET(垂直双扩散金属-氮化物-氧化物-半导体场效应晶体管).给出了该器件的电离辐射效应及瞬态大剂量辐射的实验数据,与常规VDMOSFET相比获得了良好的抗辐射性能.对研制的200V VDMNOSFET,在栅偏压+10V,γ总剂量为1Mrad(Si)时,其阈值电压仅漂移了-0.5V,跨导下降了10%.在γ瞬态剂量率达1×1012rad(Si)/s时,器件未发生烧毁失效.实验结果证明Si3N4-SiO2双层栅介质及自对准重掺杂浅结P+区显著地改善了功率MOS器件的抗电离辐射及抗辐射烧毁能力.  相似文献   

3.
一种抗辐射加固功率器件──VDMNOSFET   总被引:1,自引:0,他引:1  
采用 Si3N4- Si O2 双层栅介质及自对准重掺杂浅结 P+区研制出了一种抗辐射加固功率器件—— VDMNOS-FET (垂直双扩散金属 -氮化物 -氧化物 -半导体场效应晶体管 ) .给出了该器件的电离辐射效应及瞬态大剂量辐射的实验数据 ,与常规 VDMOSFET相比获得了良好的抗辐射性能 .对研制的 2 0 0 V VDMNOSFET,在栅偏压 +10 V,γ 总剂量为 1Mrad (Si)时 ,其阈值电压仅漂移了 - 0 .5 V,跨导下降了 10 % .在 γ瞬态剂量率达 1× 10 1 2 rad(Si) /s时 ,器件未发生烧毁失效 .实验结果证明 Si3N4- Si O2 双层栅介质及自对准重掺杂浅结 P+区显著地改善了功率 MOS器件的  相似文献   

4.
微电子器件抗辐射加固技术发展研究   总被引:1,自引:0,他引:1       下载免费PDF全文
王健安  谢家志  赖凡 《微电子学》2014,(2):225-228,236
对微电子器件抗辐射加固的发展态势进行了分析研究。目前,对微电子器件进行抗辐射加固的主要技术是抗辐射加固设计和抗辐射加固工艺;微电子技术的进步促进了抗辐射加固的新设计技术、新工艺技术、封装技术和试验手段不断发展,刺激了完整有效的设计、验证体系和制造能力的形成;领先国家的技术发展重点在于加强设计、工艺、制造领域的抗辐射加固能力,提升微电子器件的抗辐射加固指标、容错能力和高可靠性品质。研究结果对建立完整的抗辐射加固体系,加速抗辐射加固技术发展具有一定的参考价值。  相似文献   

5.
微电子器件的抗辐射加固技术   总被引:6,自引:0,他引:6  
何君 《半导体情报》2001,38(2):19-23,30
对各类微电子材料的抗辐射特性进行了分析,对Si双极器件和Si CMOS器件、GaAs微波功率器件、新兴光电器件件-VCSEL、LED以及MEMS的抗辐射加固技术进行了探讨,对几种空间单粒子效应(SEE)进行了研究。  相似文献   

6.
在外延层和衬底之间增加缓冲层能够提高器件的二次击穿电压,从而提高器件的单粒子烧毁(SEB)阈值电压。仿真对比了抗辐射加固纵向扩散金属氧化物场效应管(VDMOS)的单层缓冲层和掺杂线性梯度变化缓冲层的二次击穿特性和电场分布。在掺杂突变的缓冲层/N+衬底界面位置,线性缓冲层的电场为1.7×105V/cm,单层缓冲层的电场为2.4×105V/cm。181Ta粒子辐射试验验证了掺杂线性梯度变化缓冲层的SEB阈值电压优于单层缓冲层,线性缓冲层样品的SEB阈值电压大于250 V,单层缓冲层样品的SEB阈值电压为150~200 V。  相似文献   

7.
微电子器件的抗辐射加固技术   总被引:1,自引:0,他引:1  
对各类微电子材料的抗辐射特性进行了分析 ,对 Si双极器件和 Si CMOS器件、 Ga As微波功率器件、新兴光电器件—— VCSEL、 LED以及 MEMS的抗辐射加固技术进行了探讨 ,对几种空间单粒子效应 (SEE)进行了研究  相似文献   

8.
微电子器件的抗辐射加固和高可靠技术   总被引:3,自引:0,他引:3  
胡刚毅 《微电子学》2003,33(3):224-231
介绍了微电子器件的辐射效应和器件制作材料、电路设计、器件结构、制作工艺、元件之间的隔离、预辐射等加固技术,及微电子器件加固水平;并扼要介绍了微电子器件的耐高温和耐冲击与振动等高可靠技术。  相似文献   

9.
本文在探索半导体器件辐射损伤效应与机理的基础上,研究了通过器件的优化设计达到抗辐射加固性能要求的有效方法.基于0.18μmCMOS工艺条件,利用DVINCI三维器件模拟软件,建立了具有较好抗辐射性能的FD-SOI/MOSFET器件的加固模型,并提出了一种新型有源区裁剪(ARC)的双多晶硅栅结构晶体管.通过模拟辐射环境下器件的工作情况,证明该种结构具有很强的抗总剂量辐射的能力.  相似文献   

10.
通过大量辐照实验分析了采用不同工艺和不同器件结构的薄膜短沟道CMOS/SIMOX器件的抗辐照特性,重点分析了H2-O2合成氧化和低温干氧氧化形成的薄栅氧化层、CoSi2/多晶硅复合栅和多晶硅栅以及环形栅和条形栅对CMOS/SIMOX器件辐照特性的影响,最后得到了薄膜短沟道CMOS/SIMOX器件的抗核加固方案.  相似文献   

11.
针对功率VDMOS器件抗单粒子辐射加固技术在空间辐射环境下的要求,从重粒子对VDMOS器件的辐射机理及作用过程出发,归纳出功率VDMOS器件抗单粒子辐射加固的三类技术:屏蔽技术、复合技术和增强技术。综述了国内外功率VDMOS器件这三类抗单粒子辐射加固技术的研究进展,为半导体器件抗单粒子辐射加固技术研究提供了参考。  相似文献   

12.
毛海燕  赖凡  谢家志  张健 《微电子学》2022,52(2):197-205
辐射效应已成为影响集成电路(IC)在宇宙空间可靠应用的主要因素。文章对IC抗辐射加固技术的研究进展进行了综述。首先,简介了抗辐射加固技术。然后,综述了抗辐射加固技术国外发展动态,介绍了美国在抗辐射加固技术方面的管理方式、技术路线、进展及典型应用。最后介绍了国内相关技术的进展,指出研究美国抗辐射加固技术的发展动态可促进国内抗辐射加固技术的发展。该综述对国内抗辐射加固技术的实际应用及推广具有一定借鉴意义。  相似文献   

13.
黄正峰  倪涛  易茂祥 《微电子学》2016,46(3):387-392
针对单粒子翻转问题,设计了一种低开销的加固锁存器。在输出级使用钟控C单元,以屏蔽锁存器内部节点的瞬态故障;在输出节点所在的反馈环上使用C单元,屏蔽输出节点上瞬态故障对电路的影响;采用了从输入节点到输出节点的高速通路设计,延迟开销大幅降低。HSPICE仿真结果表明,相比于FERST,SEUI,HLR,Iso-DICE锁存器,该锁存器的面积平均下降23.20%,延迟平均下降55.14%,功耗平均下降42.62%。PVT分析表明,该锁存器的性能参数受PVT变化的影响很小,性能稳定。  相似文献   

14.
武书肖  李磊  任磊 《微电子学》2016,46(6):796-800
在空间辐射环境中,单粒子翻转(SEU)效应严重影响了SRAM的可靠性,对航天设备的正常运行构成极大的威胁。提出了一种基于自恢复逻辑(SRL)结构的新型抗辐射SRAM单元,该单元的存储结构由3个Muller C单元和2个反相器构成,并采用读写线路分开设计。单粒子效应模拟实验结果表明,该单元不仅在静态存储状态下对SEU效应具有免疫能力,在读写过程中对SEU效应同样具有免疫能力。  相似文献   

15.
与其他半导体器件相比,CMOS集成电路具有功耗小、噪声容限大等优点,对于对重量、体积、能源消耗都有严格要求的卫星和宇宙飞船来说,CMOS集成电路是优先选择的器件种类。随着半导体器件的等比例缩小,辐射效应对器件的影响也在跟着变化。这些影响包括:栅氧化层厚度、栅长的减小、横向非均匀损伤、栅感应漏电流等方面。对于微电子器件的抗辐射加固,文章就微电子器件的应用场合、辐射环境的辐射因素和强度等,从微电子器件的制作材料、电路设计、器件结构、工艺等多方面进行加固考虑,针对各种应用环境提出加固方案。  相似文献   

16.
抗辐射光电耦合器试验研究   总被引:1,自引:0,他引:1  
武喜龙 《半导体技术》2010,35(5):451-453
针对光电耦合器中使用的发光二极管(LED)进行了不同的方案设计,并对相关的光电耦合器进行了钴-60γ总剂量试验研究,比较了光电耦合器的主要参数——电流传输比辐照前后的变化,从而得到了优化的发光二极管设计。采用自主设计生产的发光管材料制作了发光二极管,同时利用中国电子科技集团公司第十三研究所研制的探测器、晶体管以及陶瓷管壳制作了光电耦合器。在4 mA偏置下,经过300 krad(Si)γ(辐照剂量率为50 rad(Si)/s)电离总剂量辐照后,电流传输比平均下降了31.5%,优于国外光电耦合器的已知水平。在抗辐射光电耦合器中,采用正装、小发散角结构的发光二极管可进一步提高其抗辐射性能。  相似文献   

17.
一种抗辐射加固小功率开关电源的设计   总被引:1,自引:0,他引:1  
介绍了一种隔离型抗辐射加固小功率开关电源的设计,重点介绍了CMOS脉宽调制器的抗中子、总剂量措施和变压器的设计。电路采用单端反激、磁隔离反馈工作方式;通过线路补偿和工艺上的加固设计,使电路的抗辐射水平达到要求。辐照测试结果证明了设计的正确性。  相似文献   

18.
半超结VDMOS的研究   总被引:1,自引:0,他引:1  
为了改善功率器件导通电阻与击穿电压的折中关系,提出了半超结理论及其设计方法.在原胞部分研究了各个器件结构参数的深度和浓度的优化,在终端部分提出了一种平面结终端技术;提出了实现半超结VDMOS的工艺实现方法,并利用2-D仿真软件Medici进行仿真验证.结果表明,利用该优化方案,可以得到特征导通电阻为40 mΩ·cm2的600 V半超结VDMOS器件.  相似文献   

19.
黄正峰  卢康  郭阳  徐奇  戚昊琛  倪天明  鲁迎春 《微电子学》2019,49(4):518-523, 528
提出了12管低功耗SRAM加固单元。基于堆叠结构,大幅度降低电路的泄漏电流,有效降低了电路功耗。基于两个稳定结构,可以有效容忍单粒子翻转引起的软错误。Hspice仿真结果表明,与相关加固结构相比,该结构的功耗平均下降31.09%,HSNM平均上升19.91%,RSNM平均上升97.34%,WSNM平均上升15.37%,全工作状态下均具有较高的静态噪声容限,表现出优秀的稳定性能。虽然面积开销平均增加了9.56%,但是,读时间平均下降14.27%,写时间平均下降18.40%,能够满足高速电子设备的需求。  相似文献   

20.
袁寿财  单建安 《微电子学》1998,28(3):163-166
简要分析了IGBT器件的工作机理,对制作的20A/1050V IGBT芯片进行了中子辐照实验,并对比了辐照前后器件的关断特性,发现辐照可提高器件的开关速度,但也导致了器件有关特性的退化。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号