有源电感复用型2.4GHz/5.2GHz双频段LNA

采用可调谐有源电感复用结构,设计了一款用于3G TD-SCDMA和WLAN的2.4GHz/5.2GHz双频段低噪声放大器(DB-LNA)。2.4GHz频段电路采用折叠共源共栅(FC)结构,5.2GHz频段电路采用共栅(CG)结构。FC和CG结构均采用可调谐有源电感,通过调谐有源电感的等效阻抗,优化匹配到源阻抗。基于TSMC 0.18μm CMOS工艺,实现了有源电感复用型DB-LNA。ADS仿真结果表明,频率为2.4GHz时,S21=35dB,NF=4.42~4.59dB,IIP3=0dBm,P-1dB=-14dBm;频率为5.2GHz时,S21=34dB,NF=2.74~2.75dB,IIP3=-5dBm,P-1dB=-9dBm。     

有源电感复用型2.4 GHz/5.2 GHz双频段LNA

采用可调谐有源电感复用结构,设计了一款用于3G TD-SCDMA和WLAN的2.4 GHz/5.2 GHz双频段低噪声放大器(DB-LNA)。2.4 GHz频段电路采用折叠共源共栅(FC)结构,5.2 GHz频段电路采用共栅(CG)结构。FC和CG结构均采用可调谐有源电感,通过调谐有源电感的等效阻抗,优化匹配到源阻抗。基于TSMC 0.18 μm CMOS工艺,实现了有源电感复用型DB-LNA。ADS仿真结果表明,频率为2.4 GHz时,S₂₁=35 dB,NF=4.42～4.59 dB,IIP3=0 dBm,P-1dB=-14 dBm;频率为5.2 GHz时,S₂₁=34 dB,NF=2.74～2.75 dB,IIP3=-5 dBm,P-1dB=-9 dBm。     

一种高Q值且频带可独立调谐的差分有源电感

设计了一种高Q值、频带可独立调谐的新型差分有源电感。采用多重共源-共栅调制结构,使有源电感具有小的等效串联电阻和高的Q值。采用多重共源负反馈结构,使有源电感具有小的等效并联电容、高的自谐振频率和宽的工作频带。通过对正跨导器跨导的调谐来实现对工作频带的调谐,同时,对负跨导器中共源管的跨导进行调谐,补偿因调谐工作频带而对Q值带来的影响,从而实现频带相对于Q值的独立调谐。对该新型差分有源电感进行性能验证,结果表明, 5.9 GHz时,有源电感的Q值高达1 143,电感值可达154 nH。工作频带在6.1~7.7 GHz之间调谐时,调谐范围可达26.2%,而Q值峰值在1 162~1 120之间变化,变化范围仅为3.6%。     

一种高增益低功耗CMOS LNA设计

采用TSMC0.18μmCMOS工艺,利用ADS2008软件仿真,设计了一种高增益的CMOS低噪声放大器。与传统的共源共栅结构相比,该电路在晶体管M3的栅源极处并入电容C1,以增加系统抗干扰能力;并在级间引入一并联电感和电容与寄生电容谐振,以提高增益。仿真结果表明,在2.4 GHz工作频率下,该电路的增益大于20 dB,噪声系数小于1 dB,工作电压为1.5 V,功耗小于5 mW,且输入输出阻抗匹配良好。     

采用可调谐有源电感的多频段低噪声放大器

设计了一种采用可调谐有源电感(TAI)的多频段低噪声放大器(MBLNA).在放大级中,由电感值及Q值可多重调谐的TAI与电容值可调谐的变容二极管构成选频网络,并结合共射-共基放大电路,实现对不同频段信号进行选择放大.输入级采用带有输入串联电感与发射极电感负反馈的共射放大电路,实现了 MBLNA输入阻抗的宽带匹配.输出级...     

3~10 GHz平坦增益超宽带CMOS LNA设计

提出了一种基于共源共栅及电阻并联反馈结构的超宽带低噪声放大器(LNA)。在3～10 GHz的工作频段范围内,采用电阻并联反馈和π型匹配网络结构,实现宽带输入匹配,并有效减小整个电路的噪声系数。利用共源共栅输出漏极的并联峰化技术,实现平坦的高频增益及噪声的有效抑制。采用源极电感(L_s)负反馈及晶体管M₃构成的源极跟随器,提高电路的线性度和输出匹配。基于TSMC 0.18 μm RFCMOS工艺库,采用Cadence Spectre RF,对LNA原理图和版图进行仿真。仿真结果显示,该LNA的S₁₁和S₂₂均小于-10 dB,S₁₂小于-32 dB,S₂₁为11.38±0.36 dB,噪声系数为3.37±0.2 dB,P1dB和IIP3分别为-9.41 dBm和-2.7 dBm。设计的LNA在带宽内具有良好的输入输出匹配、较好的反向隔离度及线性度、高且平坦的增益和低且平坦的噪声系数。     

3~10 GHz平坦增益超宽带CMOS LNA设计

提出了一种基于共源共栅及电阻并联反馈结构的超宽带低噪声放大器(LNA)。在3~10GHz的工作频段范围内,采用电阻并联反馈和π型匹配网络结构,实现宽带输入匹配,并有效减小整个电路的噪声系数。利用共源共栅输出漏极的并联峰化技术,实现平坦的高频增益及噪声的有效抑制。采用源极电感(Ls)负反馈及晶体管M3构成的源极跟随器,提高电路的线性度和输出匹配。基于TSMC 0.18μm RFCMOS工艺库,采用Cadence Spectre RF,对LNA原理图和版图进行仿真。仿真结果显示,该LNA的S11和S22均小于-10dB,S12小于-32dB,S21为11.38±0.36dB,噪声系数为3.37±0.2dB,P1dB和IIP3分别为-9.41dBm和-2.7dBm。设计的LNA在带宽内具有良好的输入输出匹配、较好的反向隔离度及线性度、高且平坦的增益和低且平坦的噪声系数。     

一种具有噪声抵消结构的无电感VHF宽带LNA

基于0.18 μm CMOS工艺,设计了一种应用于VHF频段直接射频采样接收机的低噪声放大器。为解决在VHF频段使用电感而造成的面积大、难集成等问题,采用无电感结构设计,使电路具备单端输入、双端输出的功能;为减少噪声,采用共源共栅负反馈噪声抵消结构。后仿真结果表明,在30~300 MHz频带内,整体电路的输入匹配参数S₁₁小于-15 dB,输出匹配参数S₂₂小于-12.6 dB,增益范围为25.22~25.39 dB,噪声系数小于1.927 dB。版图尺寸为204 μm×365 μm。     

一种30 MHz～3 GHz宽带高增益功率放大器

基于0.25 μm GaAs PHEMT 工艺,设计了一种可应用于甚高频和超高频的宽带高增益功率放大器。该功率放大器采用两级级联结构来克服功率增益的不足,采用堆栈结构来实现平坦的增益和输出功率。仿真结果表明,该功率放大器的工作带宽为30 MHz~3 GHz,小信号增益为(38.2±1.6)dB,输入输出回路损耗在-10 dB以下。在连续波测量模式下,输出1 dB压缩点为(35.3±1.0)dBm,功率附加效率为16.8%~11.0%。     

一种电流舵结构大范围连续可变增益LNA

设计了一款应用于4G(TD-LTE)的可变增益低噪声放大器(VGLNA)。输入级采用共栅极跨导增强结构,实现了电路的输入阻抗匹配,并且加入共栅极噪声抵消电路,降低了电路的噪声系数;第2级采用改进型电流舵结构,实现了电路的增益大范围连续可变;输出级采用源跟随器,实现了良好的输出阻抗匹配。基于TSMC 0.18 μm CMOS工艺,利用安捷伦射频集成电路设计工具ADS2009进行仿真验证。结果表明:在1.88~2.65 GHz频段内,该LNA在2.7~39.3 dB增益范围内连续可变,且输入端口反射系数S₁₁小于－10 dB,输出端口反射系数S₂₂小于－20 dB,最小噪声系数NF为2.6 dB,最大3阶交调点IIP3达到2.7 dBm。     

基于有源电感的全集成超宽带低噪声放大器

利用有源电感来实现超宽带低噪声放大器(UWB LNA),不但可以减小芯片面积、改善增益平坦度,而且可通过外部调节偏置电压来调谐有源电感的电感值,进而调整设计中没有考虑到的由工艺变化及封装寄生带来的增益退化.采用TSMC 0.35 μm SiGe BiCMOS工艺,利用Cadence设计工具完成了放大器电路及版图的设计.在3.1～10.6 GHz工作频率范围内,通过外部调节电压来调谐有源电感,可使LNA的增益S21在16～19 dB范围内变化,输入输出回波损耗S11,S22均小于-10 dB,噪声为2.4～3.7 dB,输入3阶截点IIP3为-4 dBm.整个电路芯片面积仅为0.11 mm2.     

60GHz高增益宽带单片集成低噪声放大器

基于0.15μm GaAs pHEMT工艺,设计和制作了一款宽带单片集成低噪声放大器.放大器设计采用四级级联的拓扑结构以获得高增益.芯片尺寸2mm×lmm.实测性能指标为:工作频段45～65GHz,增益18±1.5dB,输入驻波比小于3,输出驻波比小于2.3,直流功耗96mW.在增益、带宽和功耗上达到国际现有产品指标.该芯片可被应用于60GHz宽带无线通信系统.     

60GHz高增益宽带单片集成低噪声放大器

基于0.15μm GaAs pHEMT工艺,设计和制作了一款宽带单片集成低噪声放大器.放大器设计采用四级级联的拓扑结构以获得高增益.芯片尺寸2mm×lmm.实测性能指标为:工作频段45～65GHz,增益18±1.5dB,输入驻波比小于3,输出驻波比小于2.3,直流功耗96mW.在增益、带宽和功耗上达到国际现有产品指标.该芯片可被应用于60GHz宽带无线通信系统.     

一种具有新型增益控制技术的CMOS宽带可变增益LNA

高速超宽带无线通信的多标准融合是未来射频器件的发展趋势,该文提出一种基于CMOS工艺、具有新型增益控制技术的宽带低噪声放大器(LNA),采用并联电阻反馈实现宽带输入匹配,并引入噪声消除技术来减小噪声以提高低噪声性能;输出带有新型6位数字可编程增益控制电路以实现可变增益。采用中芯国际0.13m RF CMOS工艺流片,芯片面积为0.76 mm2。测试结果表明LNA工作频段为1.1-1.8 GHz,最大增益为21.8 dB、最小增益8.2 dB,共7种增益模式。最小噪声系数为2.7 dB,典型的IIP3为-7 dBm。     

基于变容管的0.5-1.2GHz宽带可调谐功率放大器设计

针对无线通信系统向多频、微型等方向发展的需求,基于负载牵引系统测试出的功率器件最大输出时的源阻抗和负载阻抗,采用基于变容管的频率调谐技术,输入输出匹配均采用可调谐匹配网络的形式,设计了一款在0.5-1.2GHz内可宽带调谐的功率放大器。测试结果表明,该功率放大器频率调谐比达82.3%,且在调谐频率范围内1dB压缩时的输出功率均大于32.1dBm,增益大于10.1dB,漏极效率大于38.4%。     

1.8GHz 0.35mm CMOS低噪声放大器的实现

介绍了一种频率为1.8GHz的低噪声放大器(LNA)的设计方案,采用TSMC 0.35μm CMOS工艺实现,增益为25dB,噪声系数2.56dB,功耗≤10mW,IIP3为-25dB或5dBm。     

一种基于中和电容的60 GHz CMOS差分LNA

针对毫米波频段下硅基CMOS晶体管的栅漏寄生电容严重影响放大器的增益和隔离度的问题,采用交叉耦合中和电容抵消其影响,设计了一款60 GHz三级差分共源极低噪声放大器(LNA)。为减小级间匹配无源器件的损耗,节省芯片面积,采用变压器进行级间耦合。基于SMIC 55 nm RF CMOS工艺,进行了电路原理图和版图的设计与仿真。仿真结果显示,该LNA输入输出匹配良好,功率增益为21.1 dB,3 dB带宽为57.3~61.5 GHz,噪声系数为5.5 dB,输出1 dB压缩点为－0.64 dBm,功耗为34.4 mW,芯片尺寸为390 μm×670 μm。     

一种高精度宽带可编程增益放大器设计

基于SMIC 180 nm混合信号CMOS工艺,1．8 V电源电压供电,设计了一种应用于射频前端芯片的高精度宽带全差分可编程增益放大器（PGA ）．该PGA采用四级级联结构,且带有直流失调校准电路和可驱动50Ω电阻负载的超级源随器．流片测试结果表明,该PGA性能良好,由六位数字控制字实现0～50 dB增益范围变化,1 dB步进,步长误差小于0．2 dB ,1 dB带宽大于75 M Hz ,3 dB带宽大于110 M Hz ,放大电路部分消耗9 mA电流,输出buffer电路部分消耗8 mA电流,芯片有效面积为518μm ×406μm ．     

基于CMOS工艺的一种低功耗高增益低噪声放大器

采用0．18μm CMOS工艺,两级共源结构实现了低功耗高增益的低噪声放大器（LNA）设计。共源结构的级联采用电流共享技术,从而达到低功耗的目的。电路的输入端采用源极电感负反馈实现50欧姆阻抗匹配。同时两级共源电路之间通过串联谐振相级联。该LNA工作在5．2GHz,1.8V电源电压,能提供20dB的增益（S21为20dB）,而噪声系数为1．9dB,输入匹配较好,S11为-32dB。     

一种2.4 GHz低功耗可变增益低噪声放大器

设计了一种工作频率为2.4 GHz的低功耗可变增益低噪声放大器。针对不同的增益模式,采用不同的设计方法来满足不同的性能要求。在高增益模式下,通过理论分析,提出了一种新的定功耗约束条件下的噪声优化方法,考虑了栅匹配电感的损耗和输入端口的各种寄生效应,给出了简明而有效的设计公式和设计过程。在低增益模式下,提出了一种改进线性度的方法。采用TSMC 0.18 μm CMOS RF工艺进行了设计。后仿真结果表明,在功耗为1.8 mW时,最高增益为35 dB,对应的噪声系数为1.96 dB;最低增益为5 dB,对应的输入3阶交调点为3.2 dBm。