一种10位10 MS/s自补偿SAR A/D转换器

基于SMIC 0.18 μm CMOS工艺,设计了一种10位自补偿逐次逼近(SAR)A/D转换器芯片。采用5+5分段式结构,将电容阵列分成高5位和低5位;采用额外添加补偿电容的方法,对电容阵列进行补偿,以提高电容之间的匹配。采用线性开关,以提高采样速率,降低功耗。版图布局中,使用了一种匹配性能较好的电容阵列,以提高整体芯片的对称性,降低寄生参数的影响。在输入信号频率为0.956 2 MHz,时钟频率为125 MHz的条件下进行后仿真,该A/D转换器的信号噪声失真比(SNDR)为61.230 8 dB,无杂散动态范围(SFDR)达到75.220 4 dB,有效位数(ENOB)达到9.87位。     

低功耗10位30MS/s流水线A/D转换器

基于0.18μm CMOS混合信号工艺,设计了一个低功耗10位30 MS/s流水线A/D转换器.通过优化各级采样电容和运放(0TA)偏置电流,以及使用动态比较器,大大降低了整体功耗.采用增益自举开关,以减少开关非线性;引入数字校正技术,以提高转换精度.当采样时钟频率为32 MHz、输入信号频率为16 MHz时,信噪失真比(SNDR)为59 Db,无杂散动态范围(SFDR)为71 Db.AD(:核心电路版图面积为0.64 mm2,功耗仅为32 Mw.     

一种12位50MS/s CMOS流水线A/D转换器

采用TSMC 0.18μm 1P6M工艺设计了一个12位50 MS/s流水线A/D转换器（ADC）。为了减小失真和降低功耗,该ADC利用余量增益放大电路（MDAC）内建的采样保持功能,去掉了传统的前端采样保持电路;采用时间常数匹配技术,保证输入高频信号时,ADC依然能有较好的线性度;利用数字校正电路降低了ADC对比较器失调的敏感性。使用Cadence Spectre对电路进行仿真。结果表明,输入耐奎斯特频率的信号时,电路SNDR达到72.19 dB,SFDR达到88.23 dB。当输入频率为50 MHz的信号时,SFDR依然有80.51 dB。使用1.8 V电源电压供电,在50 MHz采样率下,ADC功耗为128 mW。     

高性能低功耗SAR A/D转换器技术发展动态

基于国际公开发表的逐次逼近型A/D转换器(SAR ADC)技术论文,总结了不同架构下高性能SAR结构A/D转换器的技术特点。分析了SAR ADC中主要模块的关键技术,包括高速高线性采样开关技术、高速低功耗比较器技术、高速旁路SAR逻辑技术,以及相关技术在电路级实现时需要考虑的因素。针对SAR ADC的主要模块,介绍了近年来新技术的改进方法。这些高性能低功耗SAR ADC新技术及发展动态的综述对设计者可提供有益的帮助。     

一个10位、50MS/s CMOS折叠流水结构A/D转换器

在0.6μm DPDM标准数字CMOS工艺条件下,实现10位折叠流水结构A/D转换器,使用动态匹配技术,消除折叠预放电路的失调效应;提出基于单向隔离模拟开关的分步预处理,有效压缩了电路规模,降低了系统功耗.在5V电源电压下,仿真结果为:当采样频率为50MSPS时,功耗为120mW,输入模拟信号和二进制输出码之间延迟为2.5个时钟周期,芯片面积1.44mm2.     

一个10位、50MS/s CMOS折叠流水结构A/D转换器

在 0.6μmDPDM标准数字CMOS工艺条件下 ,实现 10位折叠流水结构A/D转换器 ,使用动态匹配技术 ,消除折叠预放电路的失调效应 ;提出基于单向隔离模拟开关的分步预处理 ,有效压缩了电路规模 ,降低了系统功耗 .在5V电源电压下 ,仿真结果为 :当采样频率为50MSPS时 ,功耗为 12 0mW ,输入模拟信号和二进制输出码之间延迟为2.5个时钟周期 ,芯片面积 1.44mm2 .     

一种高精度低成本10位D/A转换器的设计与实现

设计了一个采用UMC 0.35μm工艺的高精度、低成本10位D/A转换器电路.该电路对电阻匹配系数要求与7位D/A转换器相同,在相同精度要求下有效减小了版图面积,降低了设计难度和生产成本.最后,在版图上采用新颖的排列方式,进一步减小了温度等因素的影响.该D/A转换器的DNL为-0.2～+0.2,INL为-0.6～+0.6.设计的电路模块已成功应用于商用驱动芯片.     

12位1O MS/s CMOS流水线A/D转换器的设计

文中介绍了一种六级12位10Msample/sCMOS流水线A／D转换器的设计。该设计方案采用了双差分动态比较器结构,保证了处理模拟信号的精度与速度;采用冗余编码技术,进行数字误差校正,减小了多种误差敏感性,避免了由于余量电压超限而导致的失码,并降低了采样／保持电路和D/A转换电路的设计难度。     

一种四通道16位250 MS/s A/D转换器

采用0.18μm CMOS工艺设计了一种四通道16位250 MS/s A/D转换器(ADC)。该转换器采用时间交织与流水线结合的结构,内部包含基准、时钟和数字校准等单元。芯片测试结果表明,开启数字校准后,动态指标SNR、SFDR分别达到73 dBFS和90 dBFS,通道功耗为0.25 W,优值(FoM)为0.25 pJ/(conv·step)。     

一种3.3 V 9位50 MS/s CMOS流水线A/D转换器

设计了一种3.3 V 9位50 MS/s CMOS流水线A/D转换器。该A/D转换器电路采用1.5位/级,8级流水线结构。相邻级交替工作,各级产生的数据汇总至数字纠错电路,经数字纠错电路输出9位数字值。仿真结果表明,A/D转换器的输出有效位数(ENOB)为8.712位,信噪比(SNR)为54.624 dB,INL小于1 LSB,DNL小于0.6 LSB,芯片面积0.37 mm2,功耗仅为82 mW。     

一种1.5 V 8位100 MS/s电流舵D/A转换器

基于新型的低压与温度成正比(PTAT)基准源和PMOS衬底驱动低压运算放大器技术,采用分段温度计译码结构设计了一种1.5V8位100MS/s电流舵D/A转换器,工艺为TSMC0.25μm2P5MCMOS。当采样频率为100MHz,输出频率为20MHz时,SFDR为69.5dB,D/A转换器的微分非线性误差(DNL)和积分非线性误差(INL)的典型值分别为0.32LSB和0.52LSB。整个D/A转换器的版图面积为0.75mm×0.85mm,非常适合SOC的嵌入式应用。     

12 bit 200 MS/s时间交织流水线A/D转换器的设计

介绍了一款应用于无线收发系统的12 bit 200 MS/s的A/D转换器(ADC).流水线型模数转换器是从中频采样到高频采样并且具有高精度的典型结构,多个流水线型模数转换器利用时间交织技术合并成一个模数转换器的构想则是复杂结构和能量利用率之间的折中选择.采用了时间交织、流水线和运算放大器共享等技术,既提高了速度和精度,也节省了功耗.同时为了减小时序失配对时间交织流水线ADC性能的影响,提出了一种对时序扭曲不敏感的采样保持电路.采用SMIC 0.13 μm CMOS工艺进行了电路设计,核心电路面积为1.6 mm×1.3 mm.测试结果表明,在采样速率为200 MS/s、模拟输入信号频率为1 MHz时,无杂散动态范围(SFDR)可以达到67.8 dB,信噪失真比(SNDR)为55.7 dB,ADC的品质因子(FoM)为1.07 pJ/conv.,而功耗为107 mW.     

10 bit 40 MS/s流水线模数转换器的研制

设计了一种10 bit 40 MS/s流水线模数转换器.通过采用自举开关和增益提升的套筒式共源共栅运放,保证了采样保持电路和级电路的性能.该模数转换器采用TSMC 0.35 p.m CMOS3.3 V工艺流片验证,芯片核心面积为5.6 jmm2.测试结果表明,该模数转换器在采样率为40 MHz输入频率为280 kHz时,获得54.5 dB的信噪比和60.2 dB的动态范围;在采样率为46 MHz输入频率为12.6 MHz时,获得52.1 dB的信噪比和60.6 dB的动态范围.     

10 bit 20 MS/s流水线模数转换器设计

设计了一个20MHz采样率,10bit精度流水线模数转换器。采用新颖的栅压自举开关,使电路在输入信号频率很高时仍具有良好的动态性能;用MATLAB仿真增益增强型运算放大器在不同反馈因子下闭环零、极点特性,提出了使大信号建立时间最短的主运放、辅助运放单位增益带宽和相位裕度范围。采用SMIC0.35μm2P4M工艺流片验证,20MHz采样率,2.1MHz输入信号下,SFDR=73dBc,ENOB=9.18bit。     

一种1MS/sCMOS/SIMOX8位A/D转换器

采用CMOS/SIMOX工艺制作1Msam ple/s 8 位A/D转换器。该A/D转换器采用半闪烁型结构,由两个4 位全并行A/D转换器实现8 位转换。电路共有31个比较器,采用斩波稳零型结构,具有结构简单和失调补偿功能。电路由2100 个器件组成,芯片面积为3.53 m m ×3.07 m m     

面向高速应用的10位2GHz数模转换器

提出了一个刷新率达2GHz的10位电流驱动型数模转换器.在综合了精度与芯片面积等因素之后,该数模转换器使用6 4结构.采用电流型逻辑以提高转换器的速度,并采用Q2 random walk方法设计了一个双中心对称的电流矩阵,确保数模转换器的线性度.该数模转换器核心版图面积为2.2mm×2.2mm,在3.3V单电压供电的情况下,该芯片功耗为790mW.     

面向高速应用的10位2GHz数模转换器

提出了一个刷新率达2GHz的10位电流驱动型数模转换器.在综合了精度与芯片面积等因素之后,该数模转换器使用6+4结构.采用电流型逻辑以提高转换器的速度,并采用Q2 random walk方法设计了一个双中心对称的电流矩阵,确保数模转换器的线性度.该数模转换器核心版图面积为2.2mm×2.2mm,在3.3V单电压供电的情况下,该芯片功耗为790mW.     

一种8位 76 mW 167 Msample/s流水插值A/D转换器

实现了一种适合手持式设备应用的8 bit模数(A/D)转换器,该A/D转换器采用了2级电容插值和斩波放大技术以降低正常工作模式功耗,流水放大和预平衡比较器技术有效地提高了采样频率.测试结果表明,该流水插值A/D转换器的微分非线性(DNL)和积分非线性(INL)分别为-1～1.63LSB和-1.66～2.05LSB,其总谐波失真(THD)、去除寄生动态范围(SFDR)和信噪加失真比(SNDR)分别为-43 dB、54 dB和36.7 dB,正常工作模式和等待模式功耗分别为76 mW和5 mW.该芯片采用中芯国际(SMIC)0.18 μm单层多晶六层金属混合CMOS工艺,芯片面积为1269 μm×885 μm.