一种用于14 bit SAR ADC的DAC设计

本文设计了用于14bit逐次逼近型模数转换器（SAR ADC）的DAC电路。针对该DAC,介绍一种全差分分段电容阵列结构以缩小DAC的版图面积;高二位权电容采用热码控制,用以改善高位电容在转换时跳变的尖峰以及DAC的单调性;对电容阵列采用数字校准技术,减小电容阵列存在的失配,以提高SAR ADC精度。校准前,SAR ADC的INL达到10LSB,DNL达到4LSB;与校准前相比,校准后,INL〈0.5LSB,DNL〈0.6LSB。仿真结果表明,本DAC设计极大改善SAR ADC的性能,已达到设计要求。     

用于触摸屏控制电路的低功耗模数转换器设计

为了降低触摸屏控制电路的功耗,本文提出了一种低功耗逐次逼近型模数转换器(SAR ADC)。对该SAR ADC所采用的电容阵列数模转换器(DAC)、比较器和逐次逼近寄存器等进行了研究与设计。首先,基于两级并串耦合电容设计电容阵列DAC结构,并设计配套的参考电平转换方案。接着,设计两级全动态比较器,并分析比较器的工作原理。然后,基于动态逻辑设计低功耗低误码逐次逼近寄存器。最后,基于180nm CMOS工艺,在1V电源电压,200kHz采样频率和96.243kHz输入频率条件下对SAR ADC进行了仿真。仿真结果表明:积分非线性误差(INL)和微分非线性误差(DNL)分别为0.222/-0.203LSB和0.231/-0.184LSB,无杂散动态范围(SFDR)为76.56dB,信噪失真比(SNDR)为61.50dB,有效位(ENOB)为9.92位,功耗为0.464μW,品质因素(FOM)值为2.4fJ/Conv.-step。本文设计的低功耗SAR ADC满足触摸屏控制电路应用要求。     

一种采用电阻串复用结构的12位SAR ADC

针对带数字校准功能的逐次逼近模/数转换器(SAR ADC),提出将主DAC、校准DAC和基准电压产生电路的电阻串进行复用,从而显著减少了芯片面积,降低了功耗。相比6+6两段电容结构DAC,采用电阻电容混合结构的主DAC和校准DAC节约了37%的版图面积。在0.18μm CMOS工艺下,通过Hspice仿真,SAR ADC的DNL和INL均小于0.4LSB,SNR为75dB。系统正常工作时,总功耗为3.1mW,比不采用电阻串复用的结构减少0.9mW。     

一种12位1 MS/s数字自校准SAR ADC

设计了一种12位1 MS/s单端结构的自校准逐次逼近型模数转换器(SAR ADC)。采用串联三段式7位校准DAC阵列结构来校准高6位误差电压,减小了面积,扩大了校准范围。将校准DAC的初始态接为中间态,简化了校准逻辑控制过程。采用“双寄存器”预判的方式,提高了回补校准码的效率。在电源电压为3.3 V、转换速率为1 MS/s的条件下,进行了仿真验证。结果表明,该SAR ADC校准后,SNDR从校准前的49.2 dB提升到71 dB,DNL、INL分别从校准前的-1 LSB /+21.250 LSB、-17.398 LSB /+10.152 LSB减小到-0.25 LSB /+0.5 LSB、-1.048 LSB /+0.792 LSB。     

高速高精度SAR ADC电容电压系数校正

基于XFAB工艺参数,设计了一种不受电容电压系数影响的高速高精度SAR ADC。在理论上定性分析了电容电压系数对高速高精度SAR ADC的影响,并使用Matlab进行定量分析。分析结果表明,1阶与2阶电容电压系数对ADC性能的影响具有不同的特点。针对1阶电容电压系数,使用改进的分裂电容结构进行消除;针对2阶电容电压系数,使用分段数字补偿来进行校正。校正完成以后,电容电压系数引起的非线性误差可以从±11.7 LSB降到±0.5 LSB以下,无杂散动态范围可以提高10 dB以上。     

一种SAR ADC电容失配自测量与数字校准技术

为了解决高分辨率逐次逼近模数转换器(SAR ADC)中,电容式数模转换器(DAC)的电容失配导致精度下降的问题,提出了一种电容失配自测量方法,以及一种可适用于各种差分电容DAC设计的低复杂度的前台数字校准方法。该方法利用自身电容阵列及比较器完成位电容失配测量,基于电容失配的转换曲线分析,对每一位输出的权重进行修正,得到实际DAC电容大小对应的正确权重,完成数字校准。数模混合电路仿真结果表明,引入电容失配的16位SAR ADC,经该方法校准后,有效位数由10.74 bit提高到15.38 bit。     

一种差分结构SAR ADC的数字校准算法

介绍了一种适用于差分结构逐次逼近型模数转换器（SAR ADC）的数字校准算法,并在MATLAB平台上搭建了16位SAR ADC的行为级模型对其进行验证。设计的主DAC采用两段式加差分结构电容阵列,从而大幅度缩小了电路面积。在自校准算法的基础上,提出了一种高精度校准DAC的设计方法,此方法可以量化出极小的误差电压,并具备差分结构的校准功能。经电路验证,校准DAC的量程能达到-6.97mV～6.97mV,精度能达到27.4uV,最终的测试结果表明,ADC的有效位可达到14.92位。     

超低功耗逐次逼近寄存器型模数转换器的设计

采用逐次逼近方式设计了一个12 bit的超低功耗模数转换器(ADC).为减小整个ADC的芯片面积、功耗和误差,提高有效位数(ENOB),在整个ADC的设计过程中采用了一种改进的分段电容数模转换器(DAC)阵列结构.重点考虑了同步时序产生电路结构,对以上两个模块的版图设计进行了精细的布局.采用0.18 μm CMOS工艺,该ADC的信噪比(SNR)为72 dB,有效位数(ENOB)为11.7 bit,该ADC的芯片面积只有0.36 mm2,典型的功耗仅为40 μW,微分非线性误差小到0.6 LSB、积分非线性误差只有0.63 LSB.整个ADC性能达到设计要求.     

一种10位电容电阻混合型双极性D/A转换器

在加速度计中,需要数模转换器(DAC)提供一个稳定的偏压来消除重力加速度,要求DAC具有高精度、单调性和小面积等特性。为了解决传统电阻型DAC存在的大面积和传统电容DAC中存在的非单调性等问题,提出了一种电容电阻混合型DAC结构,并设计了一个10位的DAC,用于提供稳定偏压。提出一种新的电容共质心的版图布局,提高了DAC的精度。该DAC在0.5μm CMOS工艺上得以验证实现,微分非线性误差(DNL)最大为0.50LSB,积分非线性误差(INL)最大为0.82LSB,在5V和-5V的双电源供电条件下,芯片功耗为16mW,完全满足了工程需求。     

18位高精度DAC

高精度数模转换器（DAC）DAC9881具有18位单调性、±2LSB积分非线性误差（INL）和±1LSB微分非线性误差（DNL）等优势。DAC9881采用小型QFN-24封装,可提高系统性能并简化设计工艺,以满足自动测试设备、仪表、过程控制、数据采集以及通信系统等高精度工业应用领域的需求。     

一种高效率小功率开关电源设计

随着电子系统小型化,开关电源的体积受到限制,要求开关电源在满足体积的条件下,能够实现高效率指标.分析了影响开关电源效率的各种因素,评估了各种拓扑对体积受限的小功率电源的影响,找到了适合此种电源的拓扑结构.基于该分析,设计了一个高效率的小功率电源,对电源的变压器、输入滤波器、输出滤波器和反馈环路等进行仿真设计.采用该方案,设计了一个验证电路.仿真和实验电路测试结果表明,分析设计满足要求.     

Multiple output zero-current switching switched-capacitor bidirectional dc–dc converter

The proposed circuit is a multiple output quasi-resonant (QR) zero-current switching (ZCS) switched-capacitor (SC) converter with a bidirectional power flow control conversion scheme. The principles of the proposed multiple output QR ZCS SC bidirectional dc–dc converter are described using a detailed circuit model for analysis. Simulation and experimental results are carried out to verify the validity and the soft switching performance of the proposed converter. The maximum efficiency achievable is about 94 and 92% for the forward and reverse power flow control schemes, respectively. The output voltage can be regulated by changing the switching frequency for the designed compensated closed-loop controller.     

高速高精度A／D转换器结构浅析

全并行(闪烁型)A/D转换器和逐次逼近型A/D转换器不能同时达到很高的转换速度和分辨率。本文介绍了几种能同时实现高速高分辨率A/D转换的电路,并对二步式A/D转换器、分区式A/D转换器以及流水线型A/D转换器的基本原理、结构和误差作了一些分析。     

交-直-交变频器在卷取机传动中的应用

本文介绍了SIEMENS带公用整流器的交-直-交变频器在宝钢2050热轧卷取机传动中的应用情况，并详细闸述了SIEMENS MASTERDRIVE变频器证实际生产应用中的系统构成和控制功能。     

高速GaAs ADC与GaAs DAC研制现状

本文叙述了高速GaAs ADC与GaAs DAC的研制现状。着重介绍了在芯片上有T/H电路的闪光型ADC和在芯片上有电流源的DAC,以及它们的性能。     

基于Zeta变换器的单相功率因子校正电路

分析了基于Ｚｅｔａ变换器的功率因子校正（ＰＦＣ）电路；研究了工作在不连续导电模式的Ｚｅｔａ变换器实现功率因子校正的机理；推导出了保证电路实现功率因子接近１的临界电感值。ＳＰＩＣＥ仿真和实验结果都证明了理论分析是正确的，为设计功率因子校正的Ｚｅｔａ变换器提供了理论依据。     

基于简单拓扑的单相交流降压变换器研究

分析了一种新型单相交流降压变换器AC_Buck,该变换器由简单的DC-DC电路Buck衍化而来,仅使用两个功率开关,结构简单,控制简便,可实现交流-交流直接降压变换。文中对该变换器的工作原理进行了详细分析,针对电路存在的功率管换流的关键问题,提出了采用RCD换流电路的解决方案,并对该方案进行了详细分析。通过仿真验证了采用RCD换流电路的AC_Buck变换器的可行性。     

一种新型低成本双极型组合转换器设计

为了降低直流微电网dc-dc转换器的成本,提出了一种新型低压直流双极型组合转换器。相比传统的转换器,该双极型组合转换器采用新的拓扑结构,结合了单端初级电感转换器（single ended Primary Inductance Converter,SEPIC）和Cuk转换器,并且共享开关节点。该拓扑结构的主要优势在于不需要严格控制各种开关的同步性,并且控制终端连接到了地面,从而大大简化了栅级驱动的设计,降低了实现成本。不同的负载条件下对提出的转换器进行了性能测试验证,实验结果表明提出的转换器十分适用于直流微电网,即使在失衡情况下也能完成电压调节能力,实测转换效率均保持在84%与87%之间。     

直流变换器软开关技术综述

近几十年来,随着功率密度的提高,DC/DC变换器软开关技术取得了很多成就。从谐振变换器、软开关-PWM变换器以及移相全桥软开关变换器三个方面对直流软开关技术进行了综述,比较了各种软开关技术的优缺点;对进一步提高软开关变换器效率的改进方法进行了展望。     

单片精密压-频/频-压转换器的原理及其应用

AD650是一种电荷平衡式单片集成精密电压-频率／频率-电压转换器。文章详细介绍了其性能特点、工作原理及典型应用。