共查询到20条相似文献,搜索用时 15 毫秒
1.
设计并实现了一种双路12位电压输出型数模转换器(DAC)。采用“10+2”分段式结构,高10位采用开关树电阻串DAC架构,保证了DAC良好的单调性。低2位采用电流舵DAC架构,从整体上减小了DAC的面积。12位DAC未经修调即可实现12位转换精度。该DAC采用0.35 μm标准CMOS工艺实现,芯片尺寸为2.59 mm×2.09 mm。测试结果表明,在电源电压为5 V时,DAC的功耗为19.5 mW,DNL为-0.2 LSB,INL为-2.2 LSB,输出建立时间为2.5 μs。在采样频率为480 kS/s、输出频率为1 kHz的条件下,DAC的SFDR为65 dB。 相似文献
2.
提出了一种应用于ADSL数据传输的多位电流模Σ-Δ数/模转换器(DAC)。采用多位Σ-Δ调制器,可以在低过采样率和低调制器阶数下设计出高性能的调制器。通过采用动态元素匹配(DEM)技术,降低了由于电流模DAC(SteeringDAC)电路中电流源单元的不匹配带来的噪声,进一步改善了输出信号的信噪比。 相似文献
3.
4.
5.
本文介绍了一个采用多比特量化的高性能音频Σ-Δ数模转换器。相对于单比特量化的Σ-Δ DAC来说,多比特量化具有调制器环路设计简单、时钟频率低、杂波小等优点;而由多比特量化引入的失配误差,可以采用DWA误差整形算法,将其转换为高频段噪声外推到信号带外,使带内的噪底降低到单比特量化的水平。为减弱数模串扰,进行了对每个模拟元件都加上保护环的创新尝试。采用上述技术在0.18μm混合信号CMOS工艺上实现了一个18位DAC,芯片面积1.86 mm2。测试结果表明,数模转换器的信噪失真比(SNDR)和动态范围(DR)分别达到88dB和96dB。 相似文献
6.
7.
宽带连续时间ΣΔADC被大量应用于无线通信及其他领域。设计采用3阶连续时间系统架构,包含3级RC环路滤波器和4位内部量化器,采样时钟频率为2GHz。通过引入半个时钟周期延时来改善环路异步问题,以补偿环路延时对性能的影响。对连续时间ΣΔADC的非理想因素,如运放有限带宽、有限增益、积分器时常数变化、DAC失配、比较器失调、时钟抖动等,进行建模,通过大量系统仿真,得出各个非理想参数指标,在100 MHz带宽内、2GHz采样频率下,ΣΔADC的SNDR为76.8dB,动态范围为77dB。 相似文献
8.
设计了一种应用于中频数字化接收的基于连续/离散时间混合结构带通Σ-Δ ADC。调制器采用六阶带通多比特量化结构,环路滤波器由两个连续时间谐振器和一个离散时间谐振器组成。采用电容数字校准技术将LC连续时间谐振器和RC连续时间谐振器的谐振频率校准至ADC中心频率fclk/8。量化器采用3 bit Flash ADC实现。同时,使用数据加权平均算法对反馈DAC单元之间的失配进行校准。整体中频数字化接收机基于0.18 μm SiGe BiCMOS工艺设计。后仿真结果表明,在3.3 V电源电压下,当采样时钟频率fclk为18 MHz且过采样率为45时,该Σ-Δ ADC消耗21 mW的功耗,在200 kHz的带宽范围内获得89 dB的信噪比和95 dB的无杂散动态范围。 相似文献
9.
提出了一种应用于MEMS压力传感器的高精度Σ-Δ A/D转换器。该电路由Σ-Δ调制器和数字抽取滤波器组成。其中,Σ-Δ调制器采用3阶前馈、单环、单比特量化结构。数字抽取滤波器由级联积分梳状(CIC)滤波器、补偿滤波器和半带滤波器(HBF)组成。采用TSMC 0.35 μm CMOS工艺和Matlab模型对电路进行设计与后仿验证。结果表明,该Σ-Δ A/D转换器的过采样比为2 048,信噪比为112.3 dB,精度为18.36 位,带宽为200 Hz,输入采样频率为819.2 kHz,通带波纹系数为±0.01 dB,阻带增益衰减为120 dB,输出动态范围为110.6 dB。 相似文献
10.
11.
12.
在SMIC 0.18 μm CMOS 工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗Σ-Δ调制器.该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗.其中,积分器补偿可减小运放有限单位增益带宽的影响.换句话说,在同等速度下也可以减小功耗.另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作.在采样时钟为200 MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构.Hspice仿真验证表明,调制器达到5 MHz的信号带宽和75 dB的动态范围;在1.8 V电源电压下,其总功耗为20 mW. 相似文献
13.
本文简要介绍了脉冲阶梯调制器(Pulse-Step Modulator,PSM)在短波发射机上的作用,及其输出信号的在时域和频域的基本特点。Δ-Σ是delta-Sigma的简写形式,在数字信号处理领域,利用上采样滤波和Δ-Σ调制技术,能够使一个低动态范围的量化器输出高动态范围的信号。PSM调制器实际上也是一个低动态范围的大功率数模转换器。本文讨论了Δ-Σ调制技术用于PSM调制器控制中的线性模型和性能特点。 相似文献
14.
15.
Σ-Δ调制小数分频频率合成器利用噪声成型技术,将量化噪声的频谱搬移到频率高端,借助锁相环路的低通特性对这种高频噪声进行抑制,不但实现了锁相环输出频率的精细步进,而且解决了小数分频存在的尾数调制问题。然而,作为有限状态机,特定输入情形下会形成特有的杂散谱,即Σ-Δ调制器的结构寄生。介绍了Σ-Δ调制器MASH模型的结构寄生,详细推导了1 阶、2 阶和3 阶MASH 模型的输出序列长度关系式,揭示了序列长度与输入数值和累加器初始值密切关系,获得了避免极短序列长度的有效方法,有效消除了结构寄生,为高性能Σ-Δ调制小数分频频率合成器的设计提供了理论依据。分析方法也适合其它新型调制器结构寄生的分析,具有重要意义。 相似文献
16.
《今日电子》2004,(4):55-55
低噪声低成本数据采集片上系统MSC1200集成了24位Δ-Σ模数转换器(ADC)、增强型8051处理器内核、闪存、内部振荡器以及各种高性能外设。与标准8051内核相比,增强型8051内核能够以更低的功耗将执行速度提高三倍。ADC的防噪性能为75nV,可在功耗仅为3mW时达到1kSPS的采样速率。模拟功能包括24位Δ-ΣADC、灵活的八通道多路复用器、内部振荡器、PLL、烤机检测、可选缓冲输入、失调DAC、高达128的可编程增益、可选数据输出速率、可编程单周期建立时间过滤器、高精度片上电压参考或外部差分电压参考、片上温度传感器、片上校准、低电压… 相似文献
17.
实现了一种适用于信号检测的低功耗Σ-Δ调制器。调制器采用2阶3位量化器结构,并使用数据加权平均算法降低多位DAC产生的非线性。调制器采用TSMC 0.18μm混合信号CMOS工艺实现。该调制器工作于1.8V电源电压,在50kHz信号带宽和12.8MHz采样频率下,整体功耗为3mW,整体版图尺寸为1.25mm×1.15mm。后仿真结果显示,在电容随机失配5‰的情况下,该调制器可以达到91.4dB的信噪失真比(SNDR)和93.6dB的动态范围(DR)。 相似文献
18.
19.
文章提出了一种新型的D类放大器的结构。D类放大器具有效率高的优点,因此在很多功耗低功耗设备中得到应用。但传统的D类放大器是开关型放大器,又是开环系统,所以不可避免的在输出信号中表现出较大的非线性,也无法抑制由于电源波动在输出级引入的噪声。在传统开环放大器的基础上同时引入Σ-Δ调制技术以及闭环系统的概念,可有效抑制了传统开环放大器的非线性,并减小由于电源波动在输出级引入的噪声。文章先以1阶Σ-Δ调制为例,理论分析Σ-Δ调制在闭环系统中对D类放大器非线性和噪声的抑制作用,然后以7阶Σ-Δ调制为例,用Simulink对系统进行建模和仿真,从而验证系统的正确性和有效性。 相似文献
20.
《固体电子学研究与进展》2015,(5)
提出了一种适用于2GS/s以上速率射频DAC设计的结构——多路并行延迟锁相式DAC,并基于该结构实现了一款14位2.5GS/s高性能DAC。测试结果显示:积分非线性误差INL为±0.5LSB,微分非线性误差DNL为±0.4LSB;2.5GS/s转换速率条件下,输出100 MHz正弦波时SFDR为67.08dBc,IMD达到93.08dBc,输出550 MHz正弦波时,SFDR为56.42dBc。 相似文献