一种基于PCIE总线的多通道DMA传输系统设计

针对基于PCIE总线的DMA传输在雷达系统中的应用,提出了一种多通道DMA传输系统。系统基于PCIE总线实现国产FPGA芯片与CPU芯片之间的互联,采用FPGA主动发起和结束DMA传输过程的方法,实现了多个虚拟DMA通道并支持不定长DMA包传输。同时,该方法将DMA包与雷达数据帧关联起来,更适合雷达系统中数据的流水传输与处理,有效减少了数据传输过程中CPU的参与,使得CPU性能更多地释放于雷达信息处理中。     

一种支持全双工数据传输的多通道DMA控制器设计

针对DMA数据传输中读写操作互斥及互锁问题,本文提出了一种基于AHB总线的流水化DMA控制器设计方案.通过内嵌两个AHB主机和数据缓冲区,实现了数据读写操作并行;通过多通道设计,避免了读写访问不能同时结束时的额外传输等待时间,使读写操作更独立.该设计与现有的DMA控制器相比,缩短了数据传输延迟,提高了数据传输效率,实现了全双工流水传输.     

一种基于PCIE总线的高性能数据传输架构设计

为了提高数据传输系统中PCIE总线的带宽利用率，并且降低处理器端数据解析开销，增强通用性和可移植性，设计了一种高性能的PCIE DMA传输架构。对于常规的分散-聚集式DMA传输流程进行优化改进，将传输过程中所有必要的参数提前发送给FPGA，从而减少了传输过程中的交互开销。DMA传输参数均可由用户进行配置，描述符链表中表项内容可扩展。在传输数据过程中FPGA完成数据特征参数反馈，有助于处理器后续的数据解析。基于国产化的信息处理板完成了该架构的性能测试，测试结果表明该架构在传输效率上得到显著提升。目前该架构已成功部署于某型雷达国产化信息处理平台中，完成雷达中频数据的实时传输和处理，具有带宽利用率高、通用性强、资源开销小、报文易解析的优点，能够满足海量数据的高速传输及数据解析的需求。     

基于PMC规范的高速数据传输板设计

提出了一种基于PMC规范的高速数据传输板的硬件设计方案以及DMA方式数据传输的实现机制.高性能的硬件体系结构结合高效率的DMA实现机制,使得本设计具备很强的数据吞吐能力,有效地解决了雷达信号记录系统与回放系统之间大批量数据的实时传输问题.     

基于SOPC的PCI总线高速数据传输系统设计

本文针对一体化侦察通信接收机高速数据传输的需求,提出了一种基于SOPC实现PCI总线高速传输系统的设计方案。该方案将PCI桥与用户逻辑集成到一片FPGA上,并利用片上CPU实现了DMA控制器的自动配置和总线异常处理,提高了系统数据速率。经硬件平台验证,该设计能够实现大于100M bytes/s的PCI总线传输速率。     

基于USB3.0设备控制器的固件设计

设计了一种USB3.0设备控制器固件,阐述了设备控制器固件的主要工作机制和运行过程,介绍了其中的主要模块(如DMA通道、GPIFII可编程接口、回调函数等)和基于实时操作系统的固件编程方法。所设计的固件程序包括实时操作系统和固件框架程序,在固件框架中GPIFII接口被配置为FIFO接口并且建立了一个自动DMA数据通道以实现数据的自动传输。经过实验测试,当有效数据传输速率为100 Mbyte/s时数据能够正确无误的传输、固件程序能够正常稳定的运行。     

一种基于SoPC的FPGA在线测试方法

针对Altera公司现有FPGA在线测试方法无法适应大批量测试／激励数据自动传输的情况,论文提出了一种基于SoPC的FPGA在线测试方法,该方法采用NiosⅡ控制数据传输过程、DMA协助数据传输、FIFO作为数据暂存,采用自定义外设完成了DMA模块与FIFO的接口设计,从而DMA可以直接操作FIFO,测试结果表明该方法是一种可行且高效的FPGA在线测试方法。创新性在于充分利用JTAG接口完成FPGA的在线测试,同时测试数据能够写入PC中的文件／激励数据从文件读出。     

基于Virtex-6的PCI Express高速采集卡设计

为了提高数据采集速率,适应大数据量交互处理要求,介绍了一种应用Virtex-6芯片的PCI Express高速采集卡设计。Virtex-6内嵌PCIE协议硬核能完成完整的PCIE分层协议,实现与上位机通信。设计了DMA控制器,作为采集卡数据传输主控,实现基于PCI Express总线的DMA高速数据传输方案。主机软件系统包括驱动程序和应用软件2部分。经实验测试,该采集卡能完成对外部高速数据的实时采集,性能稳定可靠。     

基于CPLD的声发射信号传输系统设计

介绍了一种通过CPLD对PCI控制器和FIFO进行逻辑控制,并采用WDM程序完成PCI设备的DMA传输系统驱动,从而保证系统可靠性和完整性的声发射信号数据传输系统的实现方法.该数据传输系统可以实现640 Mbps(80 Mbyte/s)以上的实时数据的存储与传输.     

嵌入式SoC中的DMA控制器的设计与优化

当前，嵌入式微处理器已从单一功能转向集成更多功能的片上系统(SoC)。新增和改进功能往往意味着大量的数据传输，使得I／O设备和存储器之间的数据交换成为新的瓶颈，直接存储器存取(DMA)技术可以有效地缓解这一瓶颈并提高数据传输效率。文中主要介绍一种嵌入式SoC中的DMA控制器的设计，分析了DNA控制器在一个具体应用中的运行性能，并在原有基础上进行了优化，根据部分外设的数据吞吐量提出了DMA与AC97控制器之间的专用通道思想，实现音频数据的实时传输，以满足系统需求，并给出了实验数据。     

基于DMA控制器的UART串行通信设计

针对大数据量的串口间通信,在常规的UART串行数据通信的基础上,结合Cortex-M3微控制器中DMA控制器的作用,实现DMA控制的UART串口数据包收发。设计链表项缓存,最终实现DMA的分散/聚集模式的数据传输过程,主要是发送过程。提高了串行数据通信过程的MCU独立性和MCU利用的效率。     

基于FPGA的多通道雷达数据回放系统设计

为解决雷达实时信号处理功能及性能有效验证问题,文中设计并实现了一种宽窄带一体化、多通道雷达数据回放系统。该系统按雷达工作的时序和数据率将雷达回波数据发送至实时信号处理系统,从而对目标跟踪场景进行复现,实现雷达实时信号处理功能及性能的有效验证。系统硬件平台由磁盘阵列服务器与两块PCIe光纤板组成。基于Xilinx系列产品,结合系统特点对PCIe DMA控制流程及响应机制做进一步调整,实现了服务器到光纤板的雷达回波数据高速批量传输。根据雷达工作机制及回波数据结构,设计FPGA回放控制状态机及相关功能模块,严格按照雷达工作的时序和数据率使雷达回波数据由光纤板传输至实时处理系统。分别设计软件同步控制方法和硬件同步控制方法,保证多板卡数据回放的同步性。测试结果表明,该系统实现了宽、窄带雷达回波数据的板间同步回放,各数据类型分别支持6路并行数据通道,数据回放峰值速率可达1 920 MB·s^-1。文中系统可依托雷达原有硬件平台实现,无需增设板卡和线缆,具有良好的集成性与通用性,目前已被应用于某多功能相控阵雷达中。     

基于DMA的高速数据闪存阵列的设计

针对测控系统中海量数据的快速存储,设计了一种基于DMA的数据存储阵列系统。它是以FPGA为平台构建的SOPC系统,内含软核处理器Microblaze和包含DMA控制器的用户自定义IP,其中DMA控制器实现了对闪存阵列的编程命令、地址的传输,以及存储阵列的流水线编程,提高了传统的由CPLD与单片机组成的存储测试系统的速度。     

基于PCIE驱动程序的数据传输卡DMA传输

为提高数据传输速度,研制了一套基于PCIE接口的数据发送和接收系统。该系统主要由4部分组成:数据发送卡、数据接收卡、PCIE驱动程序以及上位机应用程序。文中介绍了数据传输卡的基本原理和构成,重点研究了在Windows XP系统下利用WinDriver开发PCIE设备驱动程序的主要步骤、DMA数据传输的实现和中断响应的处理。经测试,该数据传输系统比较稳定,开发的驱动程序可以实现数据的高速传输。     

基于高速交换网络的软件化宽带数字阵列处理架构

针对宽带数字阵列雷达系统的特点,提出了一种以高速路由交换网络与高速点对点数据传输网络为基础的标准化、模块化、可扩展和可重构的软件化通用宽带数字阵列处理架构,并结合某宽带数字阵列雷达系统的实际需要,详细论述了系统的组成、控制信息和海量数据传输的方式、相关功能实现方案和实测验证结果。该系统实现方案可以有效地提高宽带数字阵列雷达系统软硬件协同开发效率,便于新技术快速应用以及雷达系统功能性能的灵活扩展和提升。     

基于光纤模式数据采集方案的阵列快拍成像雷达

阵列快拍成像雷达采用阵列天线雷达成像体制,通过高速微波开关切换和高速数据采集,可以同时实现对目标的空间分辨和时间分辨,即实现雷达快拍成像,该技术在飞行器平台的辅助导航、交通监测等领域具有广阔的应用前景。阵列快拍成像雷达的特点是能够快速成像,核心技术包括微波信号收发、高速数据采集与传输、实时成像处理及阵列天线高速微波开关切换。其中,高速数据采集与传输是实现快速成像是正确成像的关键,数据缺失会导致图像散焦。本文首先分析了阵列快拍成像雷达成像原理及信号采样对数据采集与传输系统的要求;继而提出了基于光纤传输模式的数据采集与传输系统方案,系统采用四路高速AD对雷达基带信号进行采样,在FPGA中进行复数运算,通过光纤通道传送到主控计算机,系统传输速率可以达到2.5Gbps;最后,通过阵列快拍成像实验验证了系统的性能。      

EDMA数据传输方式在基于DSP的视频信号处理系统中的应用

视频信号传输是视频信号处理系统的关键技术,文章介绍利用EDMA数据传输方式、在基于TI公司的数字信号处理器(DSP)TMS320C6713芯片的视频信号处理系统中实现视频数据信号高速传输的一种方案。介绍了方案中的DSP外部储存器接口与FIFO存储器的硬件接口设计,并着重描述了基于EDMA数据传输方式的实现方法和软件设计流程。利用EDMA在CPU后台高效地实现存储空间的数据搬移,并在EDMA中断服务程序中对视频数据信号进行处理,DSP的中央处理单元就能够专注于信号处理和系统功能控制,从而满足视频信号处理系统的高速实时性要求。     

基于千兆以太网的机载雷达数据采集系统设计

针对高速机载雷达数据传输的实际需求,设计了一种基于千兆以太网的高速机载雷达数据采集系统。系统以现场可编程门阵列(FPGA)为控制中心,采用FPGA 内部的两片高速FIFO 实现对高速雷达数据无缝缓存与传输。同时,采用FPGA 内部的千兆以太网MAC 控制器将FIFO 中的数据读取及处理,最终,通过RJ-45 接口将数据上传到上位机。地面测试结果表明:系统能够对传输速率为360 Mb/ s 高速串行雷达数据进行采集,并上传到上位机,验证了基于千兆以太网的高速机载雷达数据采集系统设计的可靠性与稳定性。