一种基于全差分积分器的时钟稳定电路设计

设计了一种用于超高速A/D转换器的时钟稳定电路。利用全差分连续时间积分器将差分时钟信号的占空比量化为电压信号,再通过跨导放大器产生控制电流来调整输出时钟的共模电平,达到调整输出时钟占空比的目的。电路采用0.18 μm标准CMOS工艺进行设计,工作电压为1.8 V,在2 GHz的最高时钟频率下,将占空比为20%~80%的输入时钟信号调整为(50±1)%,输出时钟抖动小于132 fs,具有抑制时钟抖动的能力。     

可调节型低抖动时钟占空比稳定电路的设计

介绍了一种用于高速流水线ADC双沿采样的时钟占空比稳定电路。在传统占空比稳定电路的基础上,增加含连续时间积分器的反馈环路,并设计了时钟周期检测电路,同时可通过SPI配置积分器的参考电压,在片外调节芯片制造过程中产生的误差,并在前端增设一个高增益带宽时钟放大器,用来放大幅度很小(Vp-p100mV)的差分输入时钟信号。电路采用0.18μm 1.8V 1P5MCMOS工艺,可对频率范围为50~250MHz、占空比范围为10%~90%的输入时钟进行稳定调节,时钟峰-峰值抖动约为0.3ps@250MHz。     

应用于高性能延迟锁相环的占空比修正电路设计

设计了一款应用于高性能延迟锁相环的占空比修正电路。该电路主要由差分放大电路、占空比调整电路、缓冲器电路和占空比检测电路组成,采用TSMC 40 nm CMOS工艺和1.1 V的电源电压。仿真的结果表明,时钟频率2 GHz～8 GHz,占空比20%～80%的输入时钟信号,经过占空比修正电路调节后,输出时钟信号占空比变为50%±0.2%,可应用于高性能延迟锁相环中。     

可调节型低抖动时钟占空比稳定电路的设计

介绍了一种用于高速流水线ADC双沿采样的时钟占空比稳定电路。在传统占空比稳定电路的基础上,增加含连续时间积分器的反馈环路,并设计了时钟周期检测电路,同时可通过SPI配置积分器的参考电压,在片外调节芯片制造过程中产生的误差,并在前端增设一个高增益带宽时钟放大器,用来放大幅度很小(Vp-p<100 mV)的差分输入时钟信号。电路采用0.18 μm 1.8 V 1P5M CMOS工艺,可对频率范围为50~250 MHz、占空比范围为10% ~ 90%的输入时钟进行稳定调节,时钟峰-峰值抖动约为0.3 ps @ 250 MHz。     

一种新型差分脉宽控制环路的设计

设计了一种新型时钟稳定电路～差分脉宽控制电路.用参考电路产生参考电压,避免因采用环形振荡器等方法产生大的时钟抖动.同时,在控制电路部分用交叉耦合正反馈来调节时钟占空比.该电路采用0.18 μm工艺,电源电压为1.9 V,输入时钟占空比调节范围为25%～75%,时钟频率为2 GHz,时钟抖动小于200 fs.     

一种基于差动放大器的超高速脉宽调整电路

设计了一种用于超高速A/D转换器的脉宽调整电路。以基准输出电压为参照,利用差动放大器输出控制时钟输出占空比,最高可工作在1.7 GHz时钟频率下,锁定精度为50%±1%;拥有20%～80%占空比输入,且能很好地抑制时钟抖动。电路采用0.18μm工艺制作,芯片面积为0.3 mm×0.1 mm,在1.9 V电源电压下,功耗小于40 mW。     

基于FPGA可配置任意整数半整数50%占空比时钟分频的实现

基于FPGA,采用FPGA内部相移时钟,设计了一种可配置任意整数半整数50%占空比的时钟分频电路。以环形触发器电路为主要分频电路,根据各相移时钟的相位关系调整输出时钟占空比。设计结合时钟的相位关系与分频时钟周期的关键点,以多输入差分锁存结构完成输出时钟的占空比调整,最终实现整数、半整数分频。最后对电路进行了仿真验证。     

一种4路正交时钟校准电路的设计

采用TSMC 40 nm CMOS工艺,设计了一种正交时钟校准电路,它包含2个脉冲宽度调整环路和1个内嵌的延迟锁相环。与其他校准电路相比,本文校准电路无需50%占空比的参考时钟或者单端转差分(STC)电路,就能获得4路占空比为50%的时钟,还能调整时钟的相对相位以输出4路正交时钟。当工作频率为3.125 GHz时,该校准电路能将占空比为10%~90%的输入时钟自动调整至占空比为50%±0.2%的时钟,相位调整范围为58°~122°,电路功耗为2.2 mW,可应用于RapidIO物理层接收机电路中。     

一种新型超高速高精度时钟占空比校准电路

设计了一种超高速高精度时钟占空比校准电路。采用一种新的脉冲宽度校准单元,通过控制电压调整时钟上升、下降时间来实现占空比调整。同时,设计了一种时钟放大模块,降低了占空比校准单元对输入时钟幅度的要求,提高了占空比校准精度。分析了各电路模块的作用以及对整体性能的影响。采用SMIC 65 nm CMOS工艺,在1.8 V电源电压下对各模块以及整体电路进行仿真验证。仿真结果表明,该时钟占空比校准电路能对输入频率为1～4 GHz、占空比为20%～80%的时钟进行精确校准,校准后的占空比为(50±1)%,系统稳定时间为200个输入时钟周期,功耗为10 mW。     

一种固定下降沿的高精度时钟占空比调整电路

提出了一种基于连续时间积分器的高精度占空比调整电路，利用积分电压控制倒相器上升沿延迟，并进一步通过触发器合成50％占空比时钟。电路采用CMOS0．35μ m2P4M混合电路工艺实现。后仿结果表明，该电路能将30％～70％占空比的输入时钟自动调整至50％±0．2％。电路结构简单，芯片面积约为0．18mm×0．12mm，仿真功耗仅为0．2～0．4mW。该调整方法本身受电路、工艺失配影响小，且调整过程中保持调整前后下降沿对齐，便于与锁相环或延迟锁相环结合，进一步在调整占空比的同时，改善输出时钟的其他性能。     

GaAs高效率高线性大功率晶体管

介绍了一种GaAs高效率高线性大功率晶体管的设计、制作和性能,包括材料结构设计、电路的CAD优化设计、功率合成技术研究等。通过管芯的结构设计、材料优化,进行了GaAs微波大栅宽芯片的研制;通过内匹配技术对HPFET(high performance FET)管芯进行阻抗匹配,实现了器件的大功率输出;通过提高栅-漏击穿电压、降低饱和压降等手段提高器件的功率和附加效率;通过严格控制栅凹槽的宽度,实现了较好的线性特性。测试结果表明,器件在5.3~5.9GHz频段内,P1dB为45W,功率附加效率ηadd为41%,实现了预期的设计目标。     

一种高速高精度比较器的设计

基于预放大锁存快速比较理论,提出了一种高速高精度CMOS比较器的电路拓扑.该比较器采用负载管并联负电阻的方式提高预放大器增益,以降低失调电压.采用预设静态电流的方式提高再生锁存级的再生能力,以提高比较器的速度.在TSMC0.18μm工艺模型下,采用Cadence Specture进行仿真.结果表明,该比较器在时钟频率为1GHz时,分辨率可以达到0.6mV,传输延迟时间为320ps,功耗为1mW.     

时空穿梭 到达未来

房间的主人想把这个视听室设计成一艘船的内部形状。如果曾经看过古代木船设计的朋友,一定知道古代木船的内部都是以木为主,而且是层层拼接,木头的质感非常强列。另外,主人还想要一个拱形的天花,灯光要柔和而浪漫。这个视听室还装备了各种世界级的影音器材,设计师为了衬托出这些顶级的器材,在装修时特地使用了昂贵的红木。     

高速高压光电耦合器

文章叙述了高速高压光电耦合器的工作原理、制作工艺、器件特性以及设计考虑。     

高占空比大功率激光器阵列

设计并研制了1cm长折射率渐变分别限制单量子阱(GRIN—SCH—SQW)单条激光器阵列。占空比为20％，在70A工作电流下，输出功率达到61．8W，阈值电流密度为220A／cm^2，斜率效率为1．1W／A，激射波长为808．2nm。     

大功率激光二极管高亮度、高功率密度光纤耦合

将条宽为 10 0μm ,有源区厚度为 1μm的大功率激光二极管 (L D)的输出光束高效地耦合到芯径是 5 0μm的多模光纤中 ,得到了高亮度、高功率密度的光纤输出 .功率密度高达 3.6× 10 4W/cm2 ,耦合效率为 70 % . L D输出光束的发散角较大并且存在较大的像散 ,因此耦合系统中需要结构复杂、性能可靠的微透镜 .采用在一个玻璃衬底上 ,具有两个不同曲率半径的双曲面透镜实现 L D与多模光纤的耦合 .     

高速高压大电流达林顿管

介绍了高速高压大电流达林顿管的设计及基本工艺。     

大功率激光二极管高亮度、高功率密度光纤耦合

将条宽为100μm,有源区厚度为1μm的大功率激光二极管(LD)的输出光束高效地耦合到芯径是50μm的多模光纤中,得到了高亮度、高功率密度的光纤输出.功率密度高达3.6×104W/cm2,耦合效率为70%.LD输出光束的发散角较大并且存在较大的像散,因此耦合系统中需要结构复杂、性能可靠的微透镜.采用在一个玻璃衬底上,具有两个不同曲率半径的双曲面透镜实现LD与多模光纤的耦合.     

一种应用于高速高精度模数转换器的比较器

文中设计了一种基于CMOS工艺的高速高精度时钟控制比较器。该比较器包含一个全差分开关电容采样级、一级预放大器、动态锁存器及时钟控制反相器。预放大器采用正反馈放大技术保证了增益和速度,锁存器采用两个正反馈锁存器和额外的反馈环路提高了锁存的速度。基于0.18μm 1.8V CMOS工艺进行了设计和仿真,结果表明该比较器可以应用于500 MSPS高精度流水线模数转换器。     

高密度高性能电子封装技术

本文简要概述了电子封装的发展过程及其结构形式，全面系统地介绍了近几年国外高密度高性能电子封装的最新进展，对当前电子封装的国际发展水平作一综述。