基于多值开关-信号理论的三值低功耗动态异或/同或电路设计

通过对多值开关-信号理论(Multiple-value Switch-signal Theory,MST)和三值异或/同或(XOR/XNOR)电路工作原理的研究,本文提出具有预充电功能的三值低功耗动态异或/同或电路的设计方案.该方案通过在预充电阶段将输出信号预充至逻辑值"1",避免电路级联电荷再分配;采用开关级逻辑结构消除输出悬空态,保证输出信号具有完整的逻辑摆幅和高噪声容限.PSPCIE模拟验证所设计电路逻辑功能正确,低功耗特性明显.     

基于RTD的新型全加器设计

单双稳态转换逻辑单元(MOBILE)是基于共振隧穿二极管(RTD)电路的一个重要逻辑单元,非常适合阈值逻辑电路设计。由MOBILE可以构成阈值逻辑门(TG)和广义阈值逻辑门(GTG)等阈值逻辑电路。本文通过将三变量异或函数转化为较简单、理想的GTG输入输出函数形式,设计了由GTG构成的新型三变量异或门,并利用该三变量异或门设计了新型的全加器。通过HSPICE仿真和性能比较,该全加器不仅器件数量少,输出延时短,而且能达到较高的工作频率、更小的电路功耗与功耗-延迟积。     

基于DNA链置换的三级联组合分子逻辑电路设计

DNA计算研究内容繁多复杂,DNA复杂逻辑电路的搭建属于DNA计算的一个重要研究分支,其中逻辑门的构建属于DNA复杂逻辑电路搭建的基础研究,设计出更为简单的逻辑门可以为研究者搭建复杂电路提供参考,节省基础研究的宝贵时间。针对上述问题,该文利用使能控制端思想,采用DNA链置换技术,设计了与或、与非或非和异或同或3种DNA组合逻辑门。结果显示,设计的3种组合逻辑门可实现6种逻辑运算功能,并利用所构建的组合逻辑门成功构造了多级联组合分子逻辑电路,为DNA计算提供了更多的解决方案,促进了DNA计算机的发展。     

基于忆阻器的乘法器电路设计

忆阻器作为一种非易失性的新型电路元件,在数字逻辑电路中具有良好的应用前景。目前,基于忆阻器的逻辑电路主要涉及全加器、乘法器以及异或(XOR)和同或(XNOR)门等研究,其中对于忆阻乘法器的研究仍比较少。该文采用两种不同方式来设计基于忆阻器的2位二进制乘法器电路。一种是利用改进的“异或”及“与”多功能逻辑模块,设计了一个2位二进制乘法器电路,另一种是结合新型的比例逻辑,即由一个忆阻器和一个NMOS管构成的单元门电路设计了一个2位二进制乘法器。对于所设计的两种乘法器进行了比较,并通过LTSPICS仿真进行验证。该文所设计的乘法器仅使用了2个N型金属-氧化物-半导体(NMOS)以及18个忆阻器(另一种为6个NMOS和28个忆阻器),相比于过去的忆阻乘法器,减少了大量晶体管的使用。     

基于KFDD的可逆逻辑电路综合设计方法

可逆逻辑作为量子计算,纳米技术,低功耗设计等新兴技术的基础,近年来得到了越来越多的关注和研究.然而,大多数可逆逻辑综合方法对函数真值表表达形式的依赖使得综合电路规模受到了限制.决策图作为一种更加简洁的布尔函数表示方法,其为可逆逻辑综合提供了另一种途径.本文基于Kronecker函数决策图(KFDD)提出了一种适合于综合大规模电路的综合方法.该方法利用KFDD描述功能函数,以局部最优的方式从三种节点分解方法中寻找最优分解方法,并根据Kronecker函数决策图中不同类型的节点构建相应的可逆逻辑电路模块,最后将各节点替换电路模块实现级联得到结果电路.以可逆基准电路为例,对该方法进行了验证.实验结果表明,该方法能以较低的代价实现对较大规模函数的可逆逻辑电路综合.     

基于新型量子逻辑门库的最优NCV三量子电路快速综合算法

许多量子电路综合算法由于指数级时间与空间复杂度,只能用可逆逻辑门综合3量子逻辑电路,仅有少数算法实现用量子非门,控制非门,控制V门与控制V⁺门(NCV)综合3量子逻辑电路,主要方法是将电路综合问题简化为四值逻辑综合问题.本文提出用NCV门构造新型量子逻辑门库,该库与NCV门库在综合最优3量子逻辑电路上等价,因此又可将四值逻辑综合问题进一步简化为更易求解的二值逻辑综合问题,使用基于完备Hash函数的3量子电路快速综合算法,快速生成全部最优的3量子逻辑电路,以最小代价综合电路的平均速度是目前最好结果Maslov 2007的近127倍.     

用EPROM构成数字逻辑电路

可编程只读存贮器 EPROM 已广泛地应用在微计算机技术上,用以存贮一些固定程序和固定数据。除此之外,我们也试用 EPROM 代替 TTL 及 CMOS 数字集成电路,设计出了各种组合逻辑电路和时序逻辑电路。采用 EPROM 代替数字集成电路的主要优点是,可使集成电路的实际安装件减少,从而使构成的电路简单,价格降低,可靠性提高。设计的电路逻辑功能愈复杂,这些优点愈突出。下面我们以 MC2716型 EPROM 为例,介绍用EPROM 构成组合逻辑电路和时序逻辑电路的设计方法及应用举例。(一)用 EPROM 构成组合逻辑电路组合逻辑电路的一般设计方法是:(1)根据所要完成的逻辑功能列出真值表;(2)利用卡诺图化简;(3)构     

逻辑函数的与—异或扩展

本文导出了逻辑函数的与-异或扩展式(又称Reed—Muller扩展式,以下简称R扩展式)的扩展系数,为逻辑函数的R扩展提供了捷径。按R扩展式构成的组合逻辑电路具有易测性,有利于故障检测。     

运用数据选择器实现组合逻辑电路设计方法

组合逻辑电路传统设计方法是采用门电路组成设计形式,设计时所需门电路器件多,电路相对复杂,应用价值差。运用数据选择器设计组合逻辑电路方法,可以实现任何不同组合逻辑函数,从而实现组合电路设计,适应范围广,并且其设计电路简洁,接线方便,工作可靠性、稳定性高。因此利用数据选择器设计组合逻辑电路具有一定的应用价值,能解决常规门电路设计存在不足,提高电路设计水平。     

巧用卡诺图设计多输出组合逻辑电路

本文通过实例说明逻辑卡诺图在设计多输出组合逻辑电路中的作用.旨在介绍逻辑卡诺图之间的相互关系,以提高广大读者用逻辑卡诺图化简逻辑函数的能力以及设计多输出组合逻辑电路的能力.     

Verilog-HDL讲座 第五讲 典型基本逻辑路的Verilog-HDL描述

本讲列举几个典型又简单的基本逻辑电路的Verilog-HDL描述。需要说明,仅有本讲的知识还不能具备用Verilog-HDL描述逻辑电路和系统的基本功,但却可以通过它们了解Verilog-HDL描述逻辑电路的过程和方法。5.1 数据选择器数据选择器又称为多路开关,简称MUX(Multiplexer)。它的逻辑功能是在地址选择信号SEL的控制下,从多路输入(A、B...)数据中选择某一路数据作为输出,一个2-1数据选择器的逻辑电路如图1所示,有关A、B及SEL的解释读者还可参考有关书籍(1)。例1 2-1 MUX的Verilog-HDL描述/* 2-1 SELECTOR */module SEL ( A,…     

面向可逆逻辑综合的GEP算法设计与实现

可逆逻辑综合是设计和实现可逆逻辑电路的基础与难点。文中对此提出了一种改进的基因表达式编程(GEP)算法,该算法可根据预期的逻辑功能,自动求取便于构造可逆逻辑网络的最简“积之异或和”表达式。经初步实验表明,该算法在某些情况下比现有的综合方法更加简单有效。     

具有低量子代价的快速可逆逻辑综合方法研究

可逆逻辑是最子计算、低功耗设计和纳米技术领域的关键技术。目前可逆逻辑电路的综合方法效率较低、未能达到区域优化,所以,这些方法仪通用于小璎电路的综合。该文提出了一种基于Davio分解式的综合方法,该方法将逻辑函数转换成对应的正Davio决策图,然后通过对每个图节点模版匹配,最终生成可逆逻辑电路。此方法综合速度快,便于优化,适用于大型电路的综合。     

基于遗传算法的量子可逆逻辑电路综合方法研究

量子可逆逻辑电路综合主要是研究在给定的量子门和量子电路的约束条件及限制下,找到最小或较小的量子代价实现所需量子逻辑功能的电路。把量子逻辑门的功能用矩阵的数学模型表示,用遗传算法作全局搜索工具,将遗传算法应用于量子可逆逻辑电路综合,是一种全新的可逆逻辑电路综合方法,实现了合成、优化同步进行。四阶量子电路实验已取得了很好的效果,并进一步分析了此方法在高阶量子电路综合问题上的应用前景。     

先进FPF2108系列的负载开关

<正> FPF2108系列电路是飞兆半导体公司最近推出的一种负载开关,应用于负载管理,在碰到非正常的大电流情况时,负载开关可对系统及负载提供全面地安全保护。什么是负载开关负载开关是一种接在电源与负载(或负载电路)之间的电子开关,示意图如图1所示。这种电子开关的通、断由逻辑电平(0、1)来控制。当在控制端加一个使负载开关接通的逻辑电平(如高电平1)时,负载开关接通,电源给负载或负载电路供电;当负载开关控制端加一个低电平时,负载开关关断,负载或负载电路失电。     

CMOS触发器的一种传输函数分析法

触发器是构成时序逻辑电路的存储单元和核心部件。利用开关级设计的CMOS传输函数理论和信号流图,讨论了CMOS主从D触发器的工作原理;提出了CMOS触发器的一种传输函数分析法,并给出了应用实例。可以看出,这种方法对于CMOS触发器电路分析和设计是有效且方便的。     

一种基于忆阻器的可重配置逻辑电路

分析了具有阈值特性的双极性忆阻器模型的阈值电压和高低阻态开关特性,提出了一种基于该模型的可重配置逻辑电路。与基于忆阻器的蕴含逻辑门电路相比,可重配置逻辑电路具备逻辑运算的完备性,在实现“非”、“或”、“与”运算时,运算速度更快、功耗更低。仿真实验验证了电路逻辑功能的正确性,为设计运算速度更快、功耗更低的全加器和数选器等逻辑电路提供了参考。     

CPLD在雷达发射机控制检测单元中的应用

随着雷达发射机技术的不断发展,越来越多的新技术应用于发射机设计中。复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA,同以往的PAL和GAL器件相比,这些器件含有数量众多的可编程逻辑宏单元或逻辑块,规模大,组合能力强,设计成功能各异的逻辑电路,适合于时序、组合等逻辑电路。本文用CPLD对发射机控制功能进行综合处理,控制命令产生部分根据信号处理机通过串行链发来的控制命令产生控制命令,然后对发射机进行相应的控制,并对相关命令根据时序和故障情况进行逻辑链锁,达到最终控制发射机的目的。     

电路集锦

<正> 多开关楼梯灯 为方便和节能,楼梯灯通常由多个开关控制而且是连动的,因而通常有比较复杂的接线或者是延迟电路。本电路避免     

用于流水线模数转换冗余校正的溢出判断技术

基于流水线A/D转换器冗余位数字校正(RSD)理论,针对其无法判断信号溢出的不足,提出了一种用于冗余校正的溢出判断(OR)技术。该技术通过调整第一级子A/D转换器和编码电路及OR逻辑电路和选择开关电路来实现。仿真结果表明,采用该技术产生的OR=c1 co c2逻辑能显示输入是否发生溢出,并控制多路开关选择正确的数字输出。