基于CORDIC算法的流水线型FFT处理器设计

首先分析了基二FFT算法的原理以及在FPGA上实现FFT处理器的硬件结构。其次详细研究了在FPGA上实现FFT的具体过程,利用CORDIC算法实现了旋转因子乘法器,解决了整体设计过程中主要面对的几个关键问题,最终利用Verilog编程实现了基二流水线型FFT处理器,利用MATLAB与MODELSIM结合仿真结果表明该设计满足FFT处理器的基本要求,在10 MHz的采样率下完成32点FFT只需要14.45μs,设计方法也简单易行,具有一定的推广价值。     

OFDM调制中高速FFT处理器的设计与实现

通过对通用算法对比和分析，介绍了一种利用混合基、多块存储器的原位算法构成、能够实现持续处理的多模式FFT处理器的设计和实现。该FFT处理器采用类似块浮点的数据收缩方法，结构简单、速度高、性能好、功耗低，不仅满足高速计算的要求，而且减小了硬件实现的复杂度、易于FPGA实现，因此可以适用于多载波OFDM调制系统中。     

基于FPGA的FFT算法优化及其在磁共振谱仪中的应用

提出了一种基于FPGA的依据核磁共振谱仪双通道频谱图对其信号增益和相位差不平衡进行调节的设计方案,详细阐述了FFT算法在FPGA中的设计与实现方法。该模块中的FFT处理器通过多个64点并行FFT模块复用实现,复数乘法全部采用移位相加来完成,大大降低了功耗,可移植性很强;并通过优化措施有效地降低了由于有限字长效应引入的噪声。结果表明,该设计大大提高了谱仪信号检测的准确性与使用的方便性。     

基于FPGA的高速浮点FFT处理器设计

本文介绍了一种基于FPGA的1024点自定义26位浮点FFT处理器的设计。详细阐述了FFT处理器的自定义浮点格式、算法的选择、浮点乘法加法和FFT中的地址产生规律、存储器的选择等关键技术。最后给出了ISE环境下的仿真结果,验证了设计的正确性,工作频率达到171.136MHz。     

基于FPGA的可扩展高速FFT处理器的设计与实现

本文提出了基于FPGA实现傅里叶变换点数可灵活扩展的流水线FFT处理器的结构设计以及各功能模块的算法实现,包括高组合数FFT算法的流水线实现结构、级间混序读/写RAM地址规律、短点数FFT阵列处理结构以及补码实现CORDIC算法的流水线结构等。利用FPGA实现的各功能模块组装了64点FFT处理器。从其计算性能可知,在输入数据速率为20MHz时,利用此结构实现的FFT处理器计算1024点FFT的运算时间约为52μs。     

基于FPGA的移位寄存器流水线结构FFT处理器设计与实现

设计实现了基于FPGA的256点定点FFT处理器。处理器以基-2算法为基础,通过采用高效的两路输入移位寄存器流水线结构,有效提高了碟形运算单元的运算效率,减少了寄存器资源的使用,提高了最大工作频率,增大了数据吞吐量,并且使得处理器具有良好的可扩展性。详细描述了具体设计的算法结构和各个模块的实现。设计采用Verilog HDL作为硬件描述语言,采用QuartusⅡ设计仿真工具进行设计、综合和仿真,仿真结果表明,处理器工作频率为72 MHz,是一种高效的FFT处理器IP核。     

非基2的FFT的实现原理及在数字电视地面传输系统中的应用

在宽带OFDM系统的实现中FFT处理器是一个关键部分,本文介绍任意非基2点的FFT的实现原理,及在数字电视地面传输系统TDS-OFDM中的实际应用.FFT的基本思想就是将一维的运算,通过地址映射转化为多维运算,从而达到减少运算次数,减轻设计复杂程度的目的.非基2的FFT地址映射方法多种,本文将洋细介绍一种适用于FPGA的将PFA,WDFTA 及Cooley-Tukey FFT算法结合实现非基2的FFT的方法.     

DTMB接收机中3780点FFT处理器的设计

提出了一种适合于DTMB接收机使用的FFT处理器的设计方法.该处理器基于混合基算法,素因子分解法和WFTA算法,采用动态截位法来保证精度与减小功耗和面积.FPGA验证表明：在输入输出均为13位时,该处理器的信噪比达到了60.4dB,运行最高频率达到84.48MHz,满足了DTMB接收机对FFT处理器的精度要求和速度要求.     

基于FPGA的FFT处理器设计

针对快速傅里叶变换（FFT）算法的结构和特点,提出了一种基于现场可编程门阵列（FPGA）设计FFT运算的方案。该方案采用基2算法以及单元结构的设计思路,对FFT处理器合理模块化,用VHDL语言对各个模块编程,并在Quartusll软件环境下综合仿真,时序分析结果与Matlab计算结果相一致验证了设计的正确性。FFT与FPGA相结合提高了运算速度,扩大了FFT的应用领域。     

WFTA算法的FPGA设计与实现

Winograd傅里叶变换算法（WFTA）利用旋转因子W的特性对其进行分解,能够把FFT运算中乘法次数降到最低,是一种高效且资源占用相对较少的FFT实现方法。以256点分解为两维16×16点的小数组WFTA进行运算为例介绍了大数组WFTA算法的FPGA设计与实现方案。仿真测试表明,所设计的256点FFT处理器,乘法器资源消耗仅为基-2FFT的1/2、基-4FFT的2/3,且在100 MHz主时钟频率下完成运算仅需5.8μs,满足FFT处理器的高速实时性要求。     

基于片上系统的电磁频谱监测接收机设计

探讨一种适合组建网格化电磁频谱监测系统的接收机设计技术,提出基于Xilinx公司最新的高性能Zynq-7000系列嵌入式处理器平台的接收机设计方案,研究了Zynq-7000系列异构FPGA器件的特点及开发流程,给出了基于Zynq-7000片上系统的频谱监测接收机软、硬件设计细节,重点研究在Zynq-7000嵌入式处理器平台下高速FFT频谱分析、大容量监测数据存储以及精密时间同步的实现方法。     

静态时序分析在高速FPGA设计中的应用

介绍了采用STA(静态时序分析)对FPGA(现场可编程门阵列)设计进行时序验证的基本原理,并介绍了几种与STA相关联的时序约束.针对时序不满足的情况,提出了几种常用的促进时序收敛的方法.结合设计实例,阐明了STA在高速、大规模FPGA开发中的应用.实践表明,随着数字设计复杂度的增加,在后端的时序验证环节,与传统的动态门级时序仿真相比,采用STA方法的优势在于可以全面、高效地完成验证任务.     

二维级联流水结构大点数FFT运算器实现研究

大点数快速傅里叶变换(FFT)运算在雷达、通信信号侦察中有广泛应用,其基于现场可编程门阵列(FPGA)的实现方法有重要的研究价值。推导出点数为N的大点数FFT运算分解为2级小点数FFT运算级联的运算公式,在此基础上给出其实现步骤,从流水线结构设计、基本运算单元以及地址生成等方面详细介绍一维列(行)变换的工程实现方法,并给出列、行变换之间所乘旋转因子的压缩算法。工程实际应用表明,该大点数FFT运算器具有变换速度快、调试方便及可在单片FPGA实现的优点。     

基于FPGA的高速实时FFT处理器设计

结合高速、实时快速傅里叶变换(FFT)的实际需求,在分析了基4、按频率抽取(DIF)FFT算法的基础上,采用多级串行的同步流水线结构,利用现场可编程门阵列(FPGA)完成1 024点、16位复数点、块浮点FFT.整个设计划分成多个功能模块,全部采用Verilog HDL描述,并在Virtex-Ⅱ器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的.     

基于FPGA的大时宽带宽积频域脉压设计

主要介绍基于Altera公司FPGA器件的高速实时FFT运算单元实现及频率域脉冲压缩处理的设计方法。在分析基8、按频率抽取FFT算法的基础上,采用多级同步流水线结构,利用现场可编程门阵列(FPGA)完成最大4 096点块浮点FFT。整个设计划分成多个功能模块,采用VHDL描述语言,并在Stratix器件上实现。结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的。     

用于频域抗干扰的高速FFT实现

针对卫星通信中的强窄带干扰,文中讨论了采用FPGA硬件实现高速实时FFT处理器的设计方案,并基于此FFT实现频域窄带干扰抑制。作者采用基于单级运算单元与单级数据存储单元进行级间复用的方法来完成FFT处理。所设计的方案,在进行高速FFT运算的同时,在很大程度上节省了硬件资源,有效的抑制窄带干扰。     

数字化雷达通用信号处理机设计

本文以4片ADI公司高性能浮点DSP芯片TS201S为核心处理器,结合Xilinx公司高端V5系列FPGA芯片,设计了一种数字化雷达通用信号处理机.处理机通过合理设计总线互联结构、采用高速的串行接口和利用高速电路仿真技术,具有处理能力和数据交互能力强,通用性、可重构性和扩展性好的特点.通过在处理机上实现ISAR实时成像和数字波束形成,验证了处理机的性能和工程实用性.     

基于FPGA的多普勒雷达测速系统设计

为了实现对车辆速度进行高实时性、高精度的测量,设计了一种基于FPGA的多普勒雷达测速系统。系统以Spartan 6系列FPGA作为核心处理器,使用高精度ADC采集微波雷达模块输出的混频信号,将数据通过FPGA进行快速傅里叶变换(FFT)处理并利用Welch算法进行频谱分析,提取出运动车辆的多普勒频移,进而根据多普勒效应计算出被测车辆的运动速度。该设计利用FPGA在并行处理方面的速度优势对算法进行了优化,有效地降低了系统延时、提高了系统的处理速度和实时性。仿真和实验结果表明：系统工作稳定,具有较高的实时性,测量精度小于1km/h。     

LTE物理上行共享信道中FFT算法分析与FPGA实现

快速傅里叶变换FFT作为数字信号处理的核心技术之一,使离散傅里叶变换的运算时间缩短了几个数量级,并在LTE中有重要的应用。现场可编程门阵列FPGA是近年来迅速发展起来的新型可编程器件。本文主要研究如何利用FPGA实现FFT算法,包括算法选取、算法验证、系统结构设计、FPGA实现和测试整个流程。设计采用Good-Thomas算法,利用Verilog HDL描述的方式实现了不定点FFT系统,并以FPGA芯片virtex4为硬件平台,进行了仿真、综合、板级验证等工作。仿真结果表明其计算结果达到了一定的精度,运算速度可以满足一般实时信号处理的要求。     

混合基可重构FFT处理器的设计与实现

本文提出了一种新型混合基可重构FFT处理器,由支持基-2/3FFT的新型可重构蝶形单元和多路并行无冲突的存储器组成,实现了FFT过程中多路数据并行性和操作的连续性.本设计在TSMC28nm工艺下的最高频率为1.06GHz,同时在Xilinx的XC7V2000T FPGA芯片上搭建了混合基FFT处理器硬件测试系统.对混合基FFT处理器的FPGA硬件测试结果表明,本设计支持基-2、基-3和基-2/3混合模式FFT变换,且执行速度达到给定蝶乘器数量下的理论周期值,对单精度浮点数,混合基FFT处理器可提供10-5的结果精度.