InGaAsP/InP异质结双极晶体管的研究

用液相外延方法研制了InGaAsP/InP异质结双极晶体管(HBT),并研究了其直流特性。该HBT的发射区和集电区材料为InP(禁带宽度为1.35eV),基区材料为InGaAsP(禁带宽度0.95eV)。器件采用台面结构,发射结、集电结面积分别为5.0×10~(-5)cm~2、3.46×10~(-5)cm~2。基区宽度约为0.2μm,基区掺杂浓度为(2～3)×10~(17)/cm~3。在I_c=3～5mA,V_(ce)=5～10V时。共射极电流放大倍数达到30～760。符号表 q 电子电荷ε介电常数 k 玻耳兹曼常数 T 绝对温度β共射极电流放大倍数γ发射极注入效率 A_e 发射结面积 I_(ne) 发射极电子电流 I_(pe) 发射极空穴电流 I_(rb) 基区体内复合电流 I_(gre) 发射结空间电荷区产生-复合电流 I_(sb) 基区表面复合电流 I_(nc) 被集电极收集的电子电流 m_(pb)~* 基区中空穴有效质量 m_(?)~* 发射区电子有效质量 N_(Ab) 基区中受主掺杂浓度 N_(D(?)) 发射区施主掺杂浓度 N_(D(?)) 集电区施主掺杂浓度 W_b 基区宽度 L_(ab) 基区中电子扩散长度μ_(ab) 基区中电子迁移率τ_(ab) 基区中电子寿命 V_(no) 从发射区注入到基区电子的平均速度 V_(p(?)) 从基区注入到发射区空穴的平均速度△E_g 发射区与基区的禁带宽度差△E_c 异质结交界面导带不连续量△E_v 异质结交界面价带不连续量。且有:△E_c+△E_v=△E_g A_(?) 基区表面有效复合面积     

集电区电导调制下的饱和压降及其工艺控制

一、理论分析 我们知道,一般常见的饱和压降公式为, V_(ces)=I_er_(es) V_e-V_c I_(cs)r_(cs) (1) 这里I_e为发射极电流, r_(es)为发射极串联电阻(一般可忽略)。 V_e为发射结饱和时的结压降。 V_e为集电结饱和时的结压降。 由于在器件进入饱和时,集电结和发射结皆为正偏,所以它们极性相反,其值可用下式计算:     

新型基区结构高反压功率晶体管的优化

依据电参数指标要求,针对高压-高增益硅功率晶体管基区结构和终端结构进行优化研究。提出了一种可用于改善集电极-发射极击穿电压(V_(BRCEO))和电流放大倍数(β)矛盾关系的带埋层的新型基区结构,并针对埋层基区结构对高压-高增益硅功率晶体管电性能及可靠性的影响进行了研究。仿真结果表明:新型基区结构不仅可以很好地折中晶体管β与V_(BRCEO)之间的矛盾关系,而且还能在较大的埋层基区宽度、埋层基区掺杂峰值浓度范围内使晶体管获得较低且一致性较好的饱和压降;具有新型基区结构的晶体管在改善正偏的情况下抗二次击穿能力具有明显优势。由仿真得到的器件结构参数,研制出的样片的β,V_(BRCEO)和集电极-基极击穿电压(V_(BRCBO))均满足电参数指标要求。     

关于双极晶体管的Early电压

在晶体管模型和电路分析中,Early电压的概念已被广泛应用。本文讨论了任意基区晶体管Early电压的物理关系,导出了恒流驱动条件下的Early电压V_(A(I))与恒压驱动条件下的Early电压V_(A(V))之间的表达式,考虑了发射结势垒复合对V_(A(I))和基区少子电荷对V_(A(V))的影响。结果表明,由于基区校正因子的存在和V_(A(V))随电流的变化,通过开路与短路输出阻抗的测量来估计晶体管的注射效率与基区输运系数是有疑问的。文中指出在电路设计中应用Early电压必须十分谨慎。     

直流条件下高反压大功率开关晶体管可靠性研究

集电极峰值电流(I_(CM))、集电极-发射极击穿电压(V_(CEO))、最大耗散功率(P_(CM))、直流二次击穿临界电压(V_(SB))是衡量大功率晶体管可靠性优劣的重要指标。依据实际电参数指标要求,首先利用TCAD半导体器件仿真软件完成了一款基于三重扩散工艺的双极型高反压大功率开关晶体管的结构设计,然后全面系统地分析了高阻单晶硅电阻率和器件集电区厚度对I_(CM)、V_(CEO)、P_(CM)及V_(SB)影响。仿真结果表明:由器件仿真得到的电学性能满足大功率晶体管电参数指标要求,器件结构参数的选择及工艺条件的设计较合理。增大单晶硅电阻率,虽然有利于提高集-射击穿电压和器件抗二次击穿能力,但不利于集电极峰值电流和最大耗散功率的提高。增大器件集电区厚度只对集-射击穿电压的提高有利,而对集电极峰值电流、最大耗散功率及抗二次击穿能力均产生不利的影响。     

超高频晶体管的噪声系数与频率和偏压条件的关系

业已表明,对1000兆赫以下的频率,超高频晶体管在共基极连接中最小噪声系数 F_(min)的观测值能够依照器件参数1-α_(dc),r_(b'b)/R_(eo)和 f_α来解释,观察到一种重要的集电极饱和效应,这一效应使得在超高频内的噪声系数在大电流时大大地增加,F_(min)与工作条件的关系的许多特点可以用这个效应来解释。对于丨V_(CB)丨大的值和大电流来讲,F_(min)与电流的关系暗示了通过基区时扩散时间有一个分布。在中频,由于 r_(b'b)的增大而引起的噪声系数随集电极偏压的加大而增大,而 r_(b'b)的增加又是由于基区宽度依赖于丨V_(CB)丨所造成的。     

获得低频晶体管低噪声高增益的途径与措施

闪变噪声和爆裂噪声是晶体管低频噪声的主要来源。散粒噪声和基区电阻的热噪声在低频范围内同样起作用。改善半导体的表面状态、减少晶体中的原生缺陷并控制二次缺陷的诱生及重金属杂质的引入,提高小电流下的直流电流增益h_(FE)、减小晶体管的基区电阻r′_(bb),是实现低频晶体管低频低噪声的主要途径。按这一指导思想制得的晶体管,低频噪声系数N_(FL)≤1.5dB,在I_c=0.1mA下,h_(FE)=200～1200;I_(CEO)可低于100pA,BV_(CEO)<15V。     

用控制V_(BE)取代发射结大电流冲击

本文对电视接收机中中小功率晶体管 eb 结开路问题进行了分析及试验,提出用测量V_(BE) 代替 I_(eb) 大电流冲击法来筛选晶体管,并提出大电流冲击将引起晶体管新的缺陷。对此整机厂和器件厂会有许多不同的看法,希望引起广泛的注意和讨论。     

改善晶体管饱和压降的工艺措施

一、问题的提出 晶体管饱和压降是衡量晶体管性能的一个重要参数。它的优劣影响着晶体管的噪声系数输出功率和线性工作后的范围。但在旧型号3DG一类三极管的部标中,往往只规定V_(bes)的规范值,对V_(ces)未提出明确的考核标准。因此,在过去几年中,我厂对V_(ces)没有进行严格的考核,有的用户对此提出要求后,我们也只是在出厂测试时,按1V的标准来决定取舍。新部     

带内建二极管的彩电行管瞬态热阻的测量

本文以实验比较了一般功率晶体管和带内建二极管的功率晶体管的EB结的温度特性,分析了并联在EB结上的扩散电阻Rb对测量晶体管△V_(BE)E产生影响的原因.提出了带内建二极管的功率管△v_(BE)测量条件.     

电流控制型稳压电路的一些估算

1.E_i 的选定从所需的输出电压μ_o,最大负载电流 Imax 和桥式整流电源内阻r_(zn),选定输入电压μ_i,从而可算出所需的输入交流电压值 E_i。内阻 r_(Zn)可由实验确定或估算。这种电路在满载下μ_i,min=μ_o+V_(bcl)+r_(Zn)I_(max),考虑到电网电压波动±10%,故选μ_i=10μ_i,min/9≈(μ_o+0.7+r_(Zn)I_(max))×10/9。故所需的交流输入有效值为 E_=u_i/2~(1/2)。在一般的12英寸晶体管黑白电视机中的稳压电源,μ_o=12伏,C_2=C_1≥2000微法,     

双极大功率晶体管背面工艺优化

针对双极大功率晶体管批量生产时,存在的晶体管基极-集电极(BC)之间正向压降偏大且一致性较差的现象,对影响功率晶体管BC正向压降的因素进行了分析,并进行了相应的工艺实验,优化了工艺条件。实验结果表明,影响功率晶体管BC结正向压降的是背面减薄工艺和背面金属化工艺前的清洗工艺,芯片背表面的状态是影响器件BC正向压降的主要因素,优化后功率晶体管的BC正向压降优于指标要求,提高了批次间芯片参数的一致性,确保了双极大功率晶体管的工作稳定性。     

选择离子注入集电极技术研究

为提高超高速双极晶体管的电流增益 ,降低大电流下基区扩展效应对器件的影响 ,将选择离子注入集电区技术 (SIC)应用于双层多晶硅发射极晶体管中。扩展电阻的测试结果显示出注入的 P离子基本上集中在集电区的位置 ,对发射区和基区未造成显著影响。电学特性测量结果表明 ,经过离子注入的多晶硅发射极晶体管的电流增益和最大电流增益对应的集电极电流明显高于未经离子注入的晶体管。因此 ,在双层多晶硅晶体管中采用 SIC技术 ,有效地降低了基区的扩展效应 ,提高了器件的电学特性。     

有问有答

郭魁超问:晶体管的极限运用电流是根据什么原则确定的?为什么要分别给出I_(cmax)和I_(emax)? 答:晶体管必须在规定的极限数据内应用,才能保证其性能可靠不致于毁坏.一般极限数据是P_(cmax)、U_(cmax)、I_(cmax),由此可画出其允许工作区域如图1所示.P_(cmax)取决于晶体管最高结温及热阻,V_(cmax)取决于晶体管收集极最大反向耐压,至于I_(cmax)确定原则可     

双异质结单载流子传输光敏晶体管输出电流

详细对比并分析了双异质结单载流子传输光敏晶体管(Uni-travelling-carrier Double Heterojunction Phototransistor,UTC-DHPT)与单异质结光敏晶体管(Single Heterojunction Phototransistor,SHPT)在大的入射光功率范围下集电极输出电流特性.首先,UTC-DHPT仅选取窄带隙重掺杂的基区作为吸收区,与SHPT选取基区和集电区作为吸收区相比,其光吸收区厚度小,在小功率入射光下UTC-DHPT的输出电流小于SHPT的输出电流.其次,由于UTCDHPT的双异质结结构,光生电子和光生空穴产生于基区,减弱了SHPT因光生空穴在集电结界面积累而产生的空间电荷效应,避免了SHPT在小功率入射光下输出电流开始饱和的问题,从而UTC-DHPT获得了比SHPT更大的准线性工作范围.最后,UTC-DHPT的单载流子(电子)传输方式使得基区产生的光生空穴以介电弛豫的方式到达发射结界面,有效降低了发射结势垒,增加了单位时间内由发射区传输到基区的电子数量,提高了其发射结注入效率,在大功率入射光下UTC-DHPT比SHPT能获得更高的输出电流.     

晶体管的串接使用

当晶体管的耐压BV_(oco)或额定功率不够大时,可以将两只或两只以上的晶体管串接使用.这里对如何选择这些串接晶体管的耐压和放大倍数β,以及如何在线路中设定其它的参数的问题作一简要的分析.(一)晶体管串接使用形式由图1可知,流过BG_1和BG_2的c极和e极的电流为I_0,流过R_1的电流为(I_0+I_(b1)),流过R_2的电流为I_0.(二)计算和分析设:AB之间最大电压为V_(AB)=200伏,BG_1和BG_2的β均为20,R_1=R_2=50千欧.     

高光增益GaAs/Ga_(0.55)Al_(0.45)As异质结光晶体管

本文报道了具有高光增益的GaAs/Ga_(0.55)Al_(0.45)As异质结光晶体管的研制,并对影响器件光增益的一些因素作了讨论.实验中得到的最大光增益为3350.理论分析和实验结果均表明:减小基区宽度,降低基区掺杂浓度,提高基区内少子扩散长度,以及适当调整基区与发射区掺杂浓度之比将有益于提高异质结光晶体管的光增益.     

硅平面大功率晶体管D402、D10管芯失效机理分析

一、概述我们采用电分析和显微分析相结合的方法,在大量解剖分析失效的硅平面大功率晶体管D402、D10管芯的基础上,对表面引起失效及体内引起失效的机理进行了较为详细的分析和讨论.D402和D10晶体管是npn型硅平面低频大功率管,其主要技术性能:P_(CM)为2～5W;I_(CM)为1A;BV_(ceo)≥100V(I_C=0.5mA):I_(ceo)≤0.1mA(V_(ce)=20V);V_(ces)≤0.6V(I_c=0.5mA,I_b=0.05mA).其主要用途是作十二英寸、十四英寸黑白电视机伴音功放,以及部分电源推动和激励,其外壳采用D-1C管座封装,     

超高频晶体管的噪声系数

为了计算晶体管的噪声系数,从物理上的噪声源出发,应当知道小信号的等效电路。如果晶体管用一般习用的封装,在频率高于300兆赫时,管壳的影响(引线电感、管壳电容)就不能忽略。由于这些影响,超高频晶体管等效电路中的某些元件就不能用通常的方法来确定。其中一个困难就是如何确定基区电阻 R_(bb′)。在这样高的频率下,这个电阻就不能象在低频时那样,从共发射极电路的输入导纳 Y_(lle)。的频率依赖关系测量中来确定。在低频段(在100兆赫以下),B_(bb′),可以由噪声系数的测量中求得。但是,在频率超过1000兆赫时,就得采用不同的方法,这在下面叙述。     

侧面区域对晶体管高频性能的影响

目前,晶体管工艺正在向制作薄基区方向发展,其目的是通过减小载流子在基区中的渡越时间来改善晶体管的高频性能。事实上,所得到的改进通常要比预料的低。通过考虑与有源基区正面区域的电流集边效应有关的基区侧面区域的性质,提出了这种现象的理论解释。首先,本文研究了基区侧面区域中的载流子分布情况,并且推导了该区域中的特性参数(渡越时间、输入阻抗)。一方面考虑到侧面区域的这些参数,而另一方面考虑到正面基区的性质(渡越时间,输入阻抗和基区扩展电阻),然后计算了整个晶体管的渡越频率f_(to)发现 f_t 明显下降。这些结果可以用来精确地研究几何结构和掺杂分布对晶体管高频性能的影响。最后,给出两个数字例子来说明文中所得出的结论。