超级CSP—一种晶圆片级封装

在本文里,研究了圆片级芯片尺寸封装,使用再分布技术的圆片级封装制作了倒装芯片面阵列。如果用下填充技术,在再分布层里和焊结处的热疲劳应力可以减小,使倒装芯片组装获得大的可靠性。     

超级CSP—一种晶圆片级封装

研究了圆片级芯片尺寸封装。使用再分布技术的圆片级封装制作了倒装芯片面阵列。如果用下填充技术，在再分布层里和焊结处的热疲劳应力可以减小，使倒装芯片组装获得大的可靠性。     

晶圆级芯片尺寸封装技术（WL—CSP）

尺寸缩减几乎是电子封装技术应用的主要驱动力之一。高功能性和高可靠性与尺寸缩减的相互作用，也是所有微电子系统的决定因素。因此，最佳产品设计、最小单芯片封装和板技术的最佳结合，将提供最佳解决方案。晶圆级CSP将是匹配所有电子系统要求、降低总成本的单芯片封装技术的最佳方案。     

晶圆片级芯片规模封装技术(WLCSP)

本文主要介绍了一种新型的 CSP 高级封装——晶圆片级芯片规模封装技术(WLCSP)及其特点,并简述了 CSP 封装的主要特点及发展前景。     

一种新颖的微电子封装:圆片级封装

本文介绍了一种当前正在快速发展的微电子器件的新颖封装－圆片级封装（WLP）的定义，主要优缺点，焊盘再分布和植球等主要工艺过程等。     

圆片级封装技术展望

圆片级封装(Wafer-Level Packa-ging,WLP)已成为先进封装技术的重要部分。全圆片级封装虽然能够为芯片封装带来批量加工的规模经济效益,但由于系统集成方面的某些因素限制了其在主流应用中的推广。在圆片规模上开始加工,但结束于芯片规模的部分圆片级封装将在面型阵列倒装芯片的封装中得到日益广泛的应用。圆片级封装加工将成为业界前端和后端之间的高性能衔接桥梁。     

晶圆级芯片尺寸封装技术

尺寸缩减几乎是电子封装技术应用的主要驱动力之一。高功能性和高可靠性与尺寸缩减的相互作用,也是所有微电子系统的决定因素。因此,最佳产品设计、最小单芯片封装和板技术的最佳结合,将提供最佳解决方案。晶圆级CSP将是匹配所有电子系统要求、降低总成本的单芯片封装技术的最佳方案。     

一种基于WLP封装的声表面波滤波器

以41°Y X切型铌酸锂作为基底材料,选择双T型阻抗元结构,采用晶圆级封装（WLP）技术,制作了一款相对带宽5.8%,最小插入损耗为-2.8 dB,体积为1.1 mm×0.9 mm×0.5 mm的小型化WLP封装声表面波滤波器。并研制了专用探卡,对封装后晶圆完成在线测试。测试结果表明,探卡测试结果与装配到实际电路的测试结果进行对比,两者吻合较好,解决了WLP封装声表面波滤波器测试难题。     

晶圆级封装技术的发展

晶圆级封装(wafer level package,WLP)具有在尺寸小、电性能优良、散热好、性价比高等方面的优势,近年来发展迅速。本文概述了WLP封装近几年的发展情况,介绍了它的工艺流程,得以发展的优势,并说明了在发展的同时,存在着一些标准化、成本、可靠性等问题,最后总结了WLP技术的发展趋势及前景。     

晶圆级CSP技术的发展展望

简要阐述了集成电路的封装的发展趋势,对晶圆级CSP封装的现状和未来进行了简要论述。     

基于晶圆级封装技术的声表面波滤波器

描述了一种基于晶圆级封装的超小型声表面波滤波器,采用载板通孔的方式实现了从芯片到滤波器的输出,最终产品的尺寸和芯片尺寸一致,产品部分性能优于传统封装滤波器,为实现将声表面波滤波器和PA、开关等射频器件整合成为模块奠定了基础。     

三维（3—D）封装技术

3-D多芯片组件（MCM）是未来微电子封装的发展趋势。本文介绍了超大规模集成（VLSI）用的3-D封装技术的最新进展,详细报导了垂直互连技术,概括讨论了选择3-D叠层技术的一些关键问题,并对3-D封装和2-D封装及分立器件进行了对比。     

倒装片及其封装技术的现状和趋向

倒装片,系统级芯片,可编程逻辑器件,电子设计自动化,专用集成电路,数字信号处理等等技术是1999年中国电子界的技术热点。本文就倒装片和底部填充材料的现状与趋向作一介绍。1.倒装片倒装片(FlipChip)是在60年代发明的,是表面安装技术(SMT)最早使用的半导体封装片,也是最早...     

一种基于扇出晶圆级封装技术的控制模块设计

随着摩尔定律放缓,各种先进封装技术成为半导体产业的重要研究内容.同时,这些技术也为系统工程师们如何实现定制电路小型化提供了更多样的选择.在对已有SiP技术研究的基础上,基于国内工艺线,尝试使用扇出晶圆级封装技术实现一款控制模块,为该技术在数模混合系统小型化中的应用提供参考.