双通道数字脉冲压缩的FPGA实现

脉冲压缩是雷达信号处理的重要组成部分,用FPGA实现硬件数字脉压是当前脉压技术的发展方向。阐述了一种基于FPGA的双通道数字脉冲压缩系统的原理,方案与具体实现技术,分析了其性能。工程实践表明,与传统的方法相比,该实现方法在通用性,实时性上都具有很强的优越性和推广应用前景。     

基于FPGA的数字脉冲压缩技术

简述了脉冲压缩技术的原理以及APEX20KE系列FPGA的特点,给出了基于FPGA实现FFT的结构框图。在此基础上实现实时脉冲压缩的频域算法。该方法具有快速稳定、结构简单、性能价格比较高等特点。     

基于FPGA的数字脉冲压缩系统实现

针对采用线性调频信号的宽带雷达系统,完成单通道高速数据采集和数字脉冲压缩系统的工程实现。系统使用ADS5500完成14位6、0 MSPS的数据采集,使用FPGA实现1 024点的数字脉冲压缩。脉冲压缩模块采用快速傅里叶变换IP核进行设计,可以在脉冲压缩的不同阶段对其进行复用,分别完成FFT和IFFT运算,从而使硬件规模大大减少。系统采用块浮点数据格式以提高动态范围,同时减小截断（或舍入）误差对输出信噪比的影响。     

数字下变频与脉冲压缩系统的设计与实现

数字下变频与脉冲压缩一直是雷达信号处理中的关键技术之一。应用现场可编程门阵列(FPGA)的IP核技术,研究了一种基于FPGA的数字下变频与脉冲压缩系统的实时实现方法。首先提出了系统的整体结构,然后介绍了数字下变频模块、脉冲压缩模块及接口模块的设计方法。在单片FPGA上实现了对实际采集的中频Chirp信号进行8K点或2K点可变点数的数字下变频与脉冲压缩处理,通过与Matlab软件计算结果的对比,验证了FPGA实时计算的正确性。最后分析了系统的可实现性与实时性。     

基于FPGA的数字脉冲压缩算法的设计与实现

介绍了雷达信号处理系统中脉冲压缩技术的现场可编程门阵列（FPGA ）实现方法,研究和分析了线性调频信号的脉冲压缩算法,结合研究目标和设计要求,设计了一种基于数据分段的脉冲压缩处理方法,通过SignalTap仿真证明了其有效性。     

一种基于FPGA的频域脉冲压缩处理器的实现

针对某搜索雷达波束个数多、码型种类多的特点,设计了一种基于现场现场可编程门阵列(FPGA)的频域脉冲压缩处理模块.其中的快速傅里叶变换(FFT)/逆快速傅里叶变换(IFFT)使用流结构,同时为了减少量化误差的影响,FFT采用块浮点运算.模块使用外部双倍速率(DDR)同步动态随机存储器(SDRAM)缓存脉压前的数字波束形成(DBF)数据、脉冲压缩系数.文章还对正斜率和负斜率调频信号所对应脉压系数的关系进行了推导,结果使得脉压系数的存储空间减少了一半.     

基于FPGA的脉冲压缩仿真与实现

为解决雷达探测能力与距离分辨力之间的问题,在线性调频信号脉冲压缩的原理的基础上,利用MATLAB软件对数字脉冲压缩算法进行仿真,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用图形编辑和VHDL硬件描述语言混合编程,完成脉冲压缩处理各模块设计以及波形仿真。利用基于分布式算法大大减少数字脉冲压缩的运算量,提高脉冲压缩的效率。     

基于FPGA的M序列的设计与实现

扩频序列的设计与实现是CDMA通信中的核心,具有重要的理论价值和广阔的应用前景.文中对伪序列的特性及对m序列发生器进行了分析,并在此基础上给出了M序列发生器的设计结构,同时给出了用VHDL实现M序列的程序流程和仿真波形.     

基于FPGA的脉冲压缩仿真与实现

为解决雷达探测能力与距离分辨力之问的问题,在线性调频信号脉冲压缩的原理的基础上,利用MATLAB软件对数字脉冲压缩算法进行仿真,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用图形编辑和VHDL硬件描述语言混合编程,完成脉冲压缩处理各模块设计以及波形仿真.利用基于分布式算法大大减少数字脉冲压缩的运算量,提高脉冲压缩的效率.     

基于FPGA的非线性调频信号脉冲压缩的实现

非线性调频信号在信号设计时即考虑到脉冲压缩信号距离旁瓣的抑制,无需在硬件实现中添加加权网络抑制距离旁瓣。文中介绍了非线性调频信号的设计方法,通过Matlab仿真验证了不同设计方法的非线性调频信号的脉冲压缩性能。并在FPGA仿真环境下实现了带宽30 MHz,采样率为100 MHz,输入信号量化位数为16 bit,时长为10.24 μs的线性和非线性调频信号的脉冲压缩。     

一类新型的MPC脉压码

本文提出了以长度Ｎ＝４的Ｐ４（或Ｐ３）码为核的多相互补码（简称ＭＰＣ码）。并对６４位ＭＰＣ码在存在多普勒频移，强杂波及低信噪比的条件下作了仿真研究，并与Ｐ４码作了对比。文末还给出了实现ＭＰＣ脉压码的方法。     

脉冲压缩原理及FPGA实现

为解决雷达作用距离和距离分辨力的问题,分析了线性调频脉冲压缩的原理及工程实现方法,并利用Matlab软件对加权前后的线性调频信号脉冲压缩波形进行对比。简述了分布式（DA）算法的基本原理,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用QuartusⅡ软件完成脉冲压缩处理模块设计以及波形仿真。通过分析可以得出基于分布式算法实现的脉冲压缩可以减少资源利用率,大大节省硬件资源。     

基于最大输出信噪比准则的自适应脉冲压缩

传统的匹配滤波只能将距离旁瓣压缩到一定的程度,因此可能出现强目标的旁瓣掩盖弱目标的情况。针对上述问题,该文提出了基于迭代思想和最大输出信噪比准则的自适应脉冲压缩方法,该方法利用先验目标距离像信息来实现自适应地抑制距离旁瓣和噪声。该文首先推导了算法原理,然后给出了算法的实现步骤,最后讨论了算法的收敛性及优化。仿真结果表明,该算法可以自适应地实现旁瓣抑制,并在多目标和运动目标的情况下能够实现有效的脉冲压缩。     

基于FPGA的高速实时三通道脉压处理器研究

脉压一直是雷达处理系统中的关键技术，本文研究了一个基于FPGA芯片Xx2v500的三通道高速实时数字脉压系统。针对脉压算法的特点，提出了一种硬件共享的结构，节省了系统资源，通过硬件的并行结构加快处理系统，从而使系统达到能在96．23μs内完成三路512点信号的脉压。用块浮点的算法改善了定点算法的精度，兼顾了系统的速度和精度。     

基于迭代线性约束最小方差的稳健自适应脉冲压缩方法

针对常规自适应脉冲压缩方法在目标散射点与采样中心失配时旁瓣抑制性能下降的问题,该文提出一种基于迭代线性约束最小方差(RLCMV)的自适应脉冲压缩方法。该方法首先将自适应波束形成器算法引入到自适应脉冲压缩滤波器设计中。其次对目标及干扰单元进行线性约束,并用对角加载技术避免矩阵出现病态。最后构造了迭代运算方法,依次抑制不同大小目标的距离旁瓣。仿真结果表明,该算法可以有效抑制散射点随机分布目标的距离旁瓣,对散射点与采样中心失配情况具有较好的稳健性,在多目标及距离扩展目标场景中达到较好的旁瓣抑制性能,并在一定程度上提高了多普勒容性。     

线性调频信号基于FPGAIP核的脉冲压缩设计

为实现线性调频信号的数字脉冲压缩,设计一个FPGA硬件平台,并着重提出一种基于FPGAIP核的脉冲压缩设计方法。针对脉冲压缩进行了理论分析和Matlab仿真,设计完成后对系统软、硬件进行了全面测试,并根据实测数据对脉冲压缩结果进行了分析。结果表明,该系统可实现1024点的脉冲压缩功能,主副瓣比、主瓣宽度等指标与理论仿真结果一致。该方法的参数设置灵活,可以简化软件设计,缩短研发周期。     

基于改进M序列的数字噪声源设计及其FPGA实现

常规模拟方法产生的噪声功率谱不平坦且很难控制。为产生高随机、高速度数字噪声,利用多位M序列的长周期伪随机性,截取高位M序列的部分位求和来产生新的M序列,证明其具有高位M序列的性质,并将其用于数字噪声源的设计应用。运用qurtusⅡ软件进行硬件编程仿真,并用matlab对仿真结果进行功率谱分析,证明新方法产生的随机噪声具有高随机、高速度的良好性能,且方法简单实用,具有一定应用价值。